☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　《電子設計與嵌入式開發實踐叢書：TI C66x多核DSP高級軟件開發技術》係統介紹瞭C66x多核軟件開發的知識，並基於C6678的設計實例介紹瞭相關設計經驗。係統介紹瞭C66xDSP器件的基礎概念和多核軟件設計的基礎知識，引領讀者循序漸進地掌握多核軟件設計技術。對於傳統DSP開發人員比較陌生的一些概念，如Cache、預取、數據一緻性、數據依賴、死鎖等，進行瞭重點描述。係統介紹瞭（266x多核器件的存儲器、DMA傳輸、中斷等內容，並結閤工作實際，介紹瞭多核軟件優化、多核並行設計及任務級優化經驗。最後，以多普勒成像的設計實例描述瞭如何實現並行設計。
　　全書共11章，內容包括C66xDSP的基本組成，如存儲器組織、DMA傳輸、中斷和異常、Cache緩存和數據一緻性等，並包含CCs軟件開發環境、SYS／BIOS實時操作係統、多核並行設計、軟件設計優化等相關知識。
　　《電子設計與嵌入式開發實踐叢書：TI C66x多核DSP高級軟件開發技術》的特點是由淺入深、概念齊全、實踐性強、指導性強。《電子設計與嵌入式開發實踐叢書：TI C66x多核DSP高級軟件開發技術》結閤瞭多年多核軟件開發的實際經驗，對多核設計中常見的問題進行瞭詳細的描述；從基本概念齣發，層層推進，介紹瞭多核並行、數據傳輸與處理並行和多層次並行設計的經驗。
　　對於從事C66x多核軟件開發的設計師，《電子設計與嵌入式開發實踐叢書：TI C66x多核DSP高級軟件開發技術》具有很強的指導意義，《電子設計與嵌入式開發實踐叢書：TI C66x多核DSP高級軟件開發技術》還適閤作為高校計算機、數據處理、信號處理、通信等相關專業的本科和研究生教材。

內頁插圖

目錄

第1章 TI多核C66x DSP介紹
1．1 C6678處理器
1．1．1 C6678概覽
1．1．2 外圍設備
1．2 66AK處理器
1．3 66AK2H14／12／06和C6678各項功能對比
1．4 C66x處理器內核
1．5 電源休眠控製器
1．5．1 C266x內核電源休眠管理介紹
1．5．2 電源休眠管理特徵
1．6 鎖相環及其設置
1．6．1 主PLL和PLL控製器
1．6．2 DDR3 PLL
1．6．3 PASS PLL
1．7 C6678處理器接口通信相關外圍設備
1．7．1 I2C外圍設備
1．7．2 SPI外圍設備
1．7．3 HyperLink外圍設備
1．7．4 UART外圍設備
1．7．5 PCIE外圍設備
1．7．6 TSIP外圍設備
1．7．7 包加速器
1．7．8 EMIFl6外圍設備
1．7．9 安全加速器．
1．7．10 Gigabit Ethernet開關子係統
1．7．11 管理數據輸入輸齣
1．7．12 串行RapidIo端口
1．7．13 通用目的輸入輸齣
1．8 定時器
1．9 信號量
1．10 多核導航器
1．11 設計建議
1．11．1 初始化
1．11．2 接口驅動程序
1．11．3 時間戳的獲取
1．11．4 EVM闆的使用

第2章 C66x存儲器組織
2．1 C66x存儲控製器
2．1．1 L1P存儲控製器
2．1．2 L1D存儲控製器
2．1．3 L2存儲控製器
2．1．4 外部存儲控製器
2．1．5 擴展存儲控製器
2．2 多核共享存儲控製器
2．2．1 概覽
2．2．2 C66x內核從接口
2．2．3 係統從接口
2．2．4 係統主接口
2．2．5 外部存儲器主接口
2．2．6 MSMC存儲器
2．3 擴展存儲控製器XMC
2．3．1 存儲器映射寄存器概要
2．3．2 XMC存儲器保護和地址擴展
2．3．3 存儲器保護和地址擴展過程
2．3．4 地址擴展
2．3．5 XMC存儲器保護結構支持
2．3．6 預取緩衝
2．4 存儲器保護架構
2．4．1 存儲器保護的目的
2．4．2 特權級彆
2．4．3 存儲器保護架構
2．5 帶寬管理
2．5．1 介紹
2．5．2 帶寬管理架構
2．5．3 帶寬管理寄存器
2．6 設計建議
2．6．1 閤理規劃使用存儲器
2．6．2 存儲器設置成不被Cache緩存和預取
……

第3章 Cache緩存和數據一緻性
第4章 DMA傳輸
第5章 終端和異常
第6章 如何使用CCS
第7章 SYS/BIOS實時操作係統
第8章 多核並行設計
第9章 軟件優化設計
第10章 距離多普勒成像設計實例
第11章 展望

前言/序言

　　C66x是TI（Texas Instruments）公司推齣的新一代處理器內核，包含定點和浮點計算能力，C66x包含90個新指令用於提升浮點和矢量運算。TMS320C6678是基於C66x內核的8核處理器，66AK2Hx是基於ARMCortex-A15和C66x內核的異構多核處理器。基於C66x內核的DSP處理器已經成為主流的高性能DSP。
　　多核DSP的軟件開發技術對DSP嵌入式軟件開發人員具有一定的挑戰性。多核任務劃分、並行處理設計、同步設計以及Cache-緻性等問題是多核並行設計的關鍵，良好的並行設計纔能發揮C66x處理器的優勢。
　　通過多年的研究並結閤工程設計實踐，總結瞭C66x多核DSP並行開發技術經驗和設計中一些經常遇到的問題。本書以C6678為例係統介紹瞭C66x多核DSP、數據一緻性、CCS使用、SYS/BIOS實時操作係統、多核並行設計和優化等設計方法，用一個設計實例完整地描述瞭從任務並行設計到具體實現的過程。
　　在C66x多核軟件設計中，程序員的軟件設計思想、設計方法需要調整和提高。本書從程序員的工作需要和高校學生的學習需要齣發，結閤工作實際，詳細敘述瞭多核軟件開發技術。初學者可以循序漸進地建立基於C66x多核並行開發的概念，並積纍優化設計的經驗提高設計水平，一開始就設計齣高性能的並行代碼。
　　每章內容要點如下：
　　（1）第1章主要介紹瞭C66x處理器，並以C6678為例介紹瞭處理器概況、處理器內核、外圍設備、多核導航器等模塊。
　　（2）第2章主要介紹瞭C6678存儲控製器、多核共享存儲控製器、外部存儲控製器EMC、擴展存儲控製器XMC、存儲器保護架構、帶寬管理等存儲器相關內容。
　　（3）第3章主要介紹瞭Cache基礎知識，C66x的各級Cache、Cache的使用、數據一緻性等內容。
　　（4）第4章主要介紹瞭IDMA、EDMA使用的一些知識。
　　（5）第5章介紹瞭C66x中斷控製器、內核事件以及中斷控製器與DSP交互的相關知識。
　　（6）第6章介紹瞭如何使用CCS進行相關的操作和配置。
　　（7）第7章介紹瞭SYS/BIOS實時操作係統，並給齣瞭相關設計例程。
　　（8）第8章介紹瞭多核並行設計的相關問題，如並行粒度、並行方式、依賴關係、死鎖活鎖、同步等問題，並介紹瞭任務級優化設計的例子。
　　（9）第9章介紹瞭軟件優化技術，如for循環優化、軟件流水、編譯指示和關鍵字的使用、內建函數的使用等。
　　（10）第10章介紹瞭一個多核軟件設計的實例。
　　（11）第11章介紹瞭多核發展的趨勢及一些思考。
　　（12）附錄中列齣瞭常用的存儲器地址映射、MAR寄存器地址對照錶和C6678EDMACC事件列錶。
　　本書中關於TIC66x多核DSP的相關資料來源於TI相關網站，如TI官網（www.ti.com）、德州儀器在綫技術支持社區（www.deyisupport.com）等，相關資料的最新版本可以從中查詢。
　　參與本書審校的有牛蕾、習建博、鄧慶勇、郭琦、白曉慧、張玉營、潘勇先、硃鵬等，方誌紅、梁之勇、宋皓、顧慶遠等在多核開發技術方麵做齣瞭很大貢獻。為本書的形成及多核C66xDSP開發技術做齣貢獻的人還有很多，在這裏一並緻謝！
　　多核開發技術發展迅速，基於C66x的多核開發技術難點較多，由於作者水平有限，書中難免有疏漏之處，歡迎讀者指正。
電子設計與嵌入式開發實踐叢書：TI C66x多核DSP高級軟件開發技術 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

書很好！一直需要的書籍，實用性很強。

評分☆☆☆☆☆

在京東買書，就是方便及時，質量保證！

評分☆☆☆☆☆

不錯，質量很好！

評分☆☆☆☆☆

挺好的，挺不錯的，很好！

評分☆☆☆☆☆

好書，適閤初學者入門閱讀，由淺入深

評分☆☆☆☆☆

不錯，質量很好！

評分☆☆☆☆☆

此用戶未填寫評價內容

評分☆☆☆☆☆

還行……

評分☆☆☆☆☆

不錯，質量很好！

類似圖書 點擊查看全場最低價