《新世界計算機類專業規劃教材：計算機組成與係統結構》主要講述計算機的基本體係結構、基本組成原理和基本實現方法，涉及的內容從計算機底層的CPU核心直到最上層的並行係統架構，介紹瞭從單機、多機到集群的各種計算機係統中采用的指令設計與流水綫處理技術、存儲體係與存儲技術、輸入／輸齣係統與I／O技術、並行體係結構及互連技術等成熟與新技術，並結閤新産品、新係統說明各種技術的應用。
《新世界計算機類專業規劃教材：計算機組成與係統結構》力求語言精練，深入淺小，通俗易懂.重點突齣；在強憫原理的同時，注前技術與實例的結閤；在強調基礎知識的同時，注重新技術的融八。
《新世界計算機類專業規劃教材：計算機組成與係統結構》與教育部計算機教學指導委員會計算機爭專業教學分委員會製定的計算機科學與技術專業規範中建議的“計算機組織與體係結構”教學大綱和ACM／1EEF-CS課程指南吻閤，涵蓋瞭全國碩十研究生入學考試計算機科學與技術學科聯考大綱中“計算機組成原理”課程的內容，適用於“計算機組織與體係結構”和“計算機組成原理”課程的教學與自學，能夠給學生建立完整的計算機組成與體係結構的基本概念和知識體係。

內頁插圖

第1章緒論
1.1 計算機的發展史
1.1 1 發展曆史
1.1.2 摩爾定律
1.2 計算機的基本組成
1.2.1 硬件係統
1.2.2 軟件係統
1.3 計算機的層次概念
1.3 1 汁算機係統的層次結構
1.3.2 計算機係統結構、組成與實現
1.4 計算機的分類及眭能描述
1.4.1 計算機的分類
1.4.2 計算機係統性能描述
習題

第2章計算機係統中的數據錶示
2.1 數據編碼
2.1.1 數值數據的編碼
2.1.2 數據的浮點錶示
2.1.3 BCD碼
2.2 非數值數據的編碼
2.2.1 ASC，II碼
2.2.2 漢字編碼
2.3 檢錯與糾錯碼
2.3.1 奇偶校驗碼
2.3.2 海明碼
2.3.3 循環冗餘校驗碼
習題

第3章運算方法與運算器
3.1 定點數運算
3.1 1加減運算
3.1.2 乘法運算
3.1.3 除法運算
3.2 算術邏輯運算部件
3.2.1 單元電路
3.2.2 算術邏輯單元集成芯片
3.2.3 運算器的結構
3.3 浮點運算
3.3.1 加減運算
3.3 2 乘除運算
3.3 3 浮點運算的實現
習題

第4章存儲係統
4.1 存儲係統概述
4.1.1 存儲係統的層次結構
1.1.2 存儲器的分類
4.1 3存儲器的性能指標
4.2 內部存儲器（主存儲器）
4.2.1 隨機讀寫存儲器RAM
4.2.2 隻讀存儲器R（）M
4.2 3 其他存儲器
4.3 高速緩衝存儲器
4.3.1 工作原理
4.3.2 地址映射
4.3.3 替換算法
4.3.4 主存與Cache內容的一緻性問題
4.3 5 Cache性能分析
4.4 虛擬存儲器
4.4.1 虛擬存儲器的概念
4.4.2 虛擬存儲器的管理
4.4.3 幾點說明
4.5 外部存儲器（輔助存儲器）
4.5.1 磁錶麵存儲器
4.5.2 光存儲器
4.5.3 移動存儲設備
習題
第5章指令係統
5.1 指令係統概述
5.2 指令係統結構層定義
5.2.1 存儲模式
5.2.2 寄存器組織
5.2.3 數據類型
5.2.4 指令
5.3 指令設計
5.3.1 指令格式
5.3.2 地址碼設計
5.3.3 操作碼設計
5.3.4 指令長度設計
5.4 基本尋址方式
5.5 CIS（:與RISC
5.5.1 指令係統結構的發展
5.5.2 CISC
5.5.3 RISC
5.6 典型指令係統
5.6.1 IntelCPU指令係統
5.6.2 MIPS指令係統
習題

第6章中央處理器（CPU）
6.1 CPU結構和微操作
6.1.1 CPU的功能與結構
6.1.2 指令周期
6.1.3微操作
6.1.4 控製器的組成
6.2 硬布綫控製器設計
6.3 微程序控製器設計
6.3.1 微程序控製原理
6.3.2 微指令設計
6.3.3 微程序設計
6.3.4 微程序控製器設計
6.4 微程序控製器與硬布綫控製器的比較
6.5 CPU性能的測量與提高
6.5 1 CPU性能測量
6.5.2 提高CPU速度的策略
6.6 CPU中的新技術
6.6.1 多核技術
6.6 2 多綫程技術
6.6.3 多核十多綫程技術
6.7 典型的（CPU
6.7.1 Intel的CPU
6.7.2 Sun的CPU
6.7 3 MIPS的CPU
習題

第7章流水綫技術與指令級並行
7.1 流水綫處理的概念
7.1 1流水綫的一般結構
7.1.2 流水綫的類型
7.2 浮點運算流水綫
7.2.1 浮點加減運算流水綫
7.2.2 浮點乘除運算流水綫
7.3 指令流水綫
7.3.1 基本的指令流水綫
7.3.2 指令流水綫策略
7.4 流水綫性能度量
7.4.1 時一空圖
7.4.2 吞吐率
7.4.3 加速比
7.4 4 效率
7.4.5 吞吐率、加速比和效率的關係
7.4.6 流水綫性能分析
7.5 指令流水綫的性能提高
7.5.1 流水綫的基本性能問題
7.5.2 結構相關
7.5.3 數據相關
7.5.4 控製相關
7.6 多發射處理器
7.6 超標量處理器
7.6.2 超長指令字處理器
7.6 3 多發射處理器的限製
7.7 指令級並行的概念
7.7.1 指令流水綫的限製
7.7 2 突破指令流水綫限製的途徑
7.7 3 指令級並行的限製
習題

第8章總綫與輸入／輸齣係統
8.1 概述
8.2 總綫
8.2.1 總綫類型與結構
8.2.2 總綫的信息傳輸方式
8.2.3 總綫仲裁
8.2.4 典型的總綫
……
第9章並行體係結構
參考文獻