基本信息

書名：Verilog數字係統設計教程(第4版)

：58.00元

作者：夏宇聞

齣版社：北京航空航天大學齣版社

齣版日期：2017-10-01

ISBN：9787512424692

字數：

頁碼：

版次：1

裝幀：平裝-膠訂

開本：16開

商品重量：0.4kg

編輯推薦

內容提要

　Verilog數字係統設計教程(第3版)

　　本書講述瞭利用硬件描述語言(VerilogHDL)設計復雜數字係統的方法。這種方法源自20世紀90年代的美國,在美國取得成效後迅速在其他先進工業國得到推廣和普及。利用硬件描述語言建模、通過仿真和綜閤技術設計齣極其復雜的數字係統是這種技術的優勢。

　　本書從算法和計算的基本概念齣發,講述如何用硬綫邏輯電路實現復雜數字邏輯係統的方法。全書共四部分。*部分Verilog數字設計基礎與第二部分Verilog數字係統設計和驗證共18章;第三部分共12個上機練習實驗範例;第四部分是Verilog硬件描述語言參考手冊,可供讀者學習、查詢之用。本書第3版後,在語法篇中增加瞭IEEEVerilogl3642001標準簡介,以反映Verilog語法的變化。

　　本書的講授方式以每2學時講授一章為宜,每次課後需要花10h來復習思考。完成10章學習後,就可以開始做上機練習,從簡單到復雜,由典型到一般,循序漸進地學習VerilogHDL基礎知識。按照書上的步驟,可以使大學電子類及計算機工程類本科及研究生,以及相關領域的設計工程人員在半年內掌握VerilogHDL設計技術。

　　本書可作為電子工程類、自動控製類、計算機類的大學本科高年級及研究生教學用書,亦可供其他工程人員自學與參考。

目錄

作者介紹

文摘

序言