具体描述
基本信息
书名:新编电子设计自动化项目教程
定价：27.00元
售价：18.4元,便宜8.6元,折扣68
作者:任富民
出版社：电子工业出版社
出版日期：2011-04-01
ISBN：9787121130526
字数：
页码：
版次：1
装帧：平装
开本：16开
商品重量：0.400kg
编辑推荐
内容提要
本书采用项目式任务驱动的方法，以通用的电子设计自动化(EDA)软件ProtelDXP2004SP2中文版为软件平台，介绍了电子设计自动化的基本概念、应用技巧及实际案例。本书包含12个项目，主要讲授了原理图绘制、原理图仿真、PCB板制作、原理图元件和PCB元件封装的制作，以及可编程逻辑器件设计等内容。
根据中等职业学校电子设计自动化的教学特点，本书在注重先进性和科学性的基础上更加突出了实用性和可操作性。本书可作为中等、高等职业学校电子设计自动化的教材，也可供从事电子设计自动化绘图和制版的工程技术人员参考。
目录
作者介绍
文摘
序言
《数字电路逻辑设计与EDA实现》 内容简介 本书深入浅出地讲解了数字电路逻辑设计的核心原理、方法与实践，并结合业界主流的电子设计自动化（EDA）工具，引导读者从概念到实物，掌握现代集成电路设计流程的关键环节。本书旨在为高等院校电子信息类专业的学生、从事数字电路设计和FPGA开发的研究人员及工程师提供一本系统、全面且实用的参考教材。 第一部分：数字电路逻辑设计基础 本部分将从最基本的逻辑门电路出发，逐步构建起复杂的数字系统。 第一章：数字信号与逻辑门 介绍数字信号的特点、表示方法（如二进制、十六进制）以及数制转换。 详细阐述基本逻辑门（AND, OR, NOT, NAND, NOR, XOR, XNOR）的功能、真值表、逻辑表达式及符号。 讲解布尔代数的基本公理、定理及其简化逻辑函数的方法，为后续的电路设计奠定理论基础。 通过实例演示如何使用逻辑门搭建简单的组合逻辑电路。 第二章：组合逻辑电路设计 深入分析组合逻辑电路的特点：输出仅取决于当前输入。 详细讲解组合逻辑电路的设计步骤：需求分析、真值表建立、逻辑函数表达式推导、逻辑函数简化（卡诺图法、Quine-McCluskey方法）、逻辑电路图绘制。 重点介绍各类常用的组合逻辑电路模块，如： 编码器与译码器： 优先级编码器、BCD转7段数码管译码器等，分析其工作原理和应用。 多路选择器（MUX）与分路选择器（DEMUX）： 讲解其多功能性，以及如何用它们实现复杂的逻辑功能。 加法器与减法器： 半加器、全加器、超前进位加法器（CLA）的设计与性能分析。 比较器： 8位、N位等比较器的设计。 通过多个实际案例，如交通信号灯控制器、简易计算器等，巩固组合逻辑电路的设计方法。 第三章：时序逻辑电路设计 阐述时序逻辑电路的特点：输出不仅取决于当前输入，还取决于电路的存储状态。 介绍存储元件：触发器。详细讲解SR触发器、D触发器、JK触发器、T触发器的结构、工作原理、状态转换图、时序图。 讲解时钟信号的作用及其对时序逻辑电路的影响，包括同步与异步时序逻辑。 重点介绍各类常用的时序逻辑电路模块，如： 寄存器： 移位寄存器（左移、右移、循环移位）、并行加载寄存器等，分析其在数据存储和处理中的应用。 计数器： 同步计数器、异步计数器、行波进位计数器（Ripple Counter）、二进制计数器、十进制计数器（BCD计数器）、可预置计数器、移位寄存器计数器等，重点分析其工作原理、状态转移图和计数序列。 状态机（有限状态机 FSM）： Mealy机与Moore机： 深入解析两者的区别、联系、优缺点，以及各自适用的场景。 状态机设计流程： 状态图绘制、状态编码、状态表建立、表达式推导、电路实现。 通过实际例子，如序列检测器、电梯控制器等，演示状态机的设计与分析。 讨论时序逻辑电路设计中的关键问题：亚稳态、竞争冒险、时钟偏斜等，并介绍相应的解决方法。 第四章：FPGA简介与硬件描述语言（Verilog HDL）入门 介绍现场可编程门阵列（FPGA）的基本概念、工作原理、内部结构（CLB/ALM, BRAM, DSP Slice, IOs等）及其在现代电子系统中的重要地位。 概述FPGA的设计流程：需求分析、设计输入（RTL）、综合、布局布线、时序仿真、硬件下载与验证。 引入硬件描述语言（HDL），重点介绍Verilog HDL。 Verilog HDL基础语法： 模块（module）： 结构、端口定义。 数据类型： `reg`, `wire`, `integer`, `parameter` 等。 运算符： 算术、逻辑、关系、位运算符等。 行为级语句： `always` 块（`@()`, `@(posedge clk)`, `@(negedge clk)`）、`if-else` 语句、`case` 语句、`for` 循环、`while` 循环。 结构级语句： `assign` 语句、门级实例。 通过简单的Verilog HDL代码示例，将前面学习的逻辑门、组合逻辑和时序逻辑电路用HDL进行描述。 第二部分：EDA工具在数字设计中的应用 本部分将聚焦于如何利用主流EDA工具实现设计流程。 第五章：Verilog HDL进阶与综合 进一步讲解Verilog HDL的高级特性： 任务（task）与函数（function）： 提高代码复用性。 生成（generate）语句： 实现参数化设计。 系统任务： `$display`, `$monitor`, `$time` 等，用于仿真调试。 层次化设计与实例化。 深入探讨HDL代码向RTL（Register Transfer Level）网表转换的原理，即逻辑综合。 讲解综合工具的基本操作流程：输入HDL文件、选择目标工艺库、设置综合选项。 分析综合结果：RTL原理图、技术网表、时序报告。 介绍综合过程中需要注意的问题，如避免锁存器（latch）的产生、合理使用时序控制语句、编写可综合的代码风格。 通过实际项目，如一个简单的IP核（例如，一个UART控制器或一个简单的DMA控制器）的HDL设计与综合，展示整个流程。 第六章：仿真与时序分析 讲解仿真在验证设计正确性中的关键作用。 仿真流程： 编写激励文件（testbench）、调用被测模块（DUT）、执行仿真命令、分析仿真结果。 Testbench设计： 激励信号的产生：时钟、复位、数据输入。 DUT的实例化。 状态监测与错误判断。 使用系统任务进行输出和控制。 波形分析： 如何阅读和理解仿真波形，识别设计中的时序问题和逻辑错误。 时序约束（Timing Constraints）： 介绍时序约束的重要性：定义时钟周期、输入输出延迟等。 解释时序分析报告：建立时间（setup time）、保持时间（hold time）、关键路径（critical path）。 说明如何根据时序报告优化设计，以满足性能要求。 第七章：FPGA实现流程：布局、布线与下载 详细介绍FPGA设计的物理实现阶段：布局（Placement）与布线（Routing）。 布局： 将综合后的逻辑单元映射到FPGA芯片上的物理资源（如CLB/ALM）。 布线： 连接这些物理资源之间的走线。 讲解实现工具（如Xilinx Vivado, Intel Quartus Prime）的基本操作界面和流程。 放置与布线后的时序分析： 解释在物理实现后，时序分析更加关键，需要考虑布线延迟。 配置文件（Bitstream）生成： 介绍最终生成FPGA编程文件。 硬件下载与调试： 讲解如何将配置文件下载到FPGA开发板。 介绍片上调试工具（如ILA - Integrated Logic Analyzer），如何在硬件上实时观察信号，与仿真结果进行对比，进一步排查问题。 通过一个完整的FPGA项目示例，从HDL代码编写到板级调试，贯穿整个设计与实现流程。 第八章：常用IP核与总线接口 介绍EDA工具中常见的预定义IP核（Intellectual Property cores），如： 存储器IP： RAM, ROM, FIFO（先进先出队列）的设计与应用。 通信接口IP： UART, SPI, I2C, Ethernet MAC等。 DSP IP： 乘法器、滤波器等。 讲解如何实例化和配置这些IP核，以及在HDL代码中调用它们。 总线接口： 介绍常用的总线协议，如AXI (Advanced eXtensible Interface) 系列（AXI4, AXI4-Lite, AXI4-Stream）在SoC系统中的应用。 如何设计或使用IP核来满足特定的总线接口要求。 通过一个整合了多个IP核和总线接口的实例项目，如一个简单的嵌入式系统或数据处理系统，来展示如何构建更复杂的FPGA应用。 第三部分：高级主题与项目实践 本部分将拓展到一些更深入的设计技巧和综合性项目。 第九章：低功耗设计与异步设计入门 低功耗设计： 探讨在FPGA设计中实现低功耗的策略，如时钟门控、时钟使能、电压/频率调整等。 异步设计： 介绍异步电路的基本概念，与同步电路的区别。 探讨异步设计的优势（如无需全局时钟，功耗低，速度快）和挑战（如设计复杂，易受干扰）。 简要介绍一些异步设计方法，如握手协议。 第十章：SoC（System-on-Chip）设计概览 介绍SoC的概念，以及FPGA在SoC实现中的角色。 讲解CPU核（如ARM Cortex-M/A系列）、嵌入式外设（如UART, SPI, Timer, ADC, DAC）与可编程逻辑集成在一起的设计思路。 讨论片上总线（如AXI）在连接不同功能模块中的作用。 介绍FPGA SoC开发平台和生态系统。 第十一章：综合项目实践 本章将通过1-2个具有代表性的综合项目，将前面学到的知识融会贯通。 项目一：基于FPGA的图像处理模块。 例如，实现一个简单的边缘检测算法或图像缩放功能。学生需要从需求分析开始，完成HDL设计、仿真、综合、实现，最终在FPGA开发板上验证。 项目二：一个简易的通信协议栈实现。 例如，设计一个基于UART或SPI的自定义通信协议，并在FPGA上实现发送端和接收端。 每个项目都将详细分解设计步骤，强调模块化设计、代码复用和充分的验证。 附录 附录A：Verilog HDL参考手册速查 附录B：常用EDA工具快捷键与命令提示 附录C：项目实践所需开发板与软件环境配置指南 本书通过理论讲解与实践操作相结合的方式，力求让读者不仅理解数字电路设计的原理，更能熟练运用EDA工具完成实际的工程项目。希望本书能成为读者在数字设计和FPGA开发领域的坚实起点。
