具體描述
基本信息
書名:高頻電子綫路
：29.00元
售價：20.3元,便宜8.7元,摺扣70
作者:楊霓清
齣版社：機械工業齣版社
齣版日期：2007-02-01
ISBN：9787111207443
字數：
頁碼：
版次：1
裝幀：平裝
開本：
商品重量：0.499kg
編輯推薦
內容提要
本教材為普通高等教育“十一五”*規劃教材。
本教材以教育部教學指導委員會製定的新的教學基本要求為依據，主要內容包括：選頻網絡與阻抗變換、高頻小信號放大器、正弦波振蕩器、頻譜搬移電路、角度調製與解調電路、反饋控製電路與頻率閤成技術、高頻功率放大器、乾擾與噪聲等。在內容的編排上，盡量做到思路清晰、由簡到繁，便於自學。同時注重理論與實踐相結閤，電路緊密圍繞通信係統中的接收、發送設備，以接收、發送設備為背景，從信號傳輸與電路實現的角度，將各功能電路的分析以及它們之間的關係有機結閤起來，使學生在學習理論的同時建立起整機的概念。
本教材可以作為通信工程、電子信息工程等專業的本科生教材，也可作為高職高專、電大、職大的教材和有關工程技術人員的參考書。
目錄
作者介紹
文摘
序言
《數字邏輯設計原理與實踐》 書籍簡介 本書旨在為讀者構建一套紮實且全麵的數字邏輯設計知識體係。從最基本的邏輯門電路齣發，循序漸進地深入到組閤邏輯和時序邏輯電路的設計與分析，最終引導讀者掌握大型數字係統設計的關鍵技術與方法。本書的編寫力求理論與實踐相結閤，不僅提供深刻的理論闡述，更注重實際應用中的設計思路、分析技巧和工具使用，旨在培養讀者獨立解決復雜數字邏輯問題的能力。 第一部分：數字邏輯基礎 本部分將帶領讀者進入數字邏輯的殿堂，打下堅實的基礎。 緒論 數字係統與模擬係統的區彆與聯係：理解數字信號的離散性和錶示方式，以及為何數字係統在現代電子技術中占據核心地位。 數字邏輯電路在現代電子設備中的作用：從微處理器到通信設備，數字邏輯電路無處不在，瞭解其廣泛應用場景。 二進製數係統及其運算：深入講解二進製、八進製、十六進製等數製，以及它們之間的相互轉換。重點在於理解二進製的加法、減法、乘法和除法運算，為後續邏輯運算打下基礎。 邏輯代數（布爾代數）基礎：介紹布爾代數的基本定理、公理和常用公式，如交換律、結閤律、分配律、德摩根定律等。理解邏輯變量的取值（0和1）及其運算（AND, OR, NOT）。 邏輯門電路：詳細介紹基本邏輯門電路（AND, OR, NOT）的工作原理、邏輯符號、真值錶和電壓特性。在此基礎上，擴展講解通用邏輯門（NAND, NOR, XOR, XNOR）的設計及其邏輯功能，並闡述NAND和NOR門作為通用門電路的重要性。 組閤邏輯電路設計 組閤邏輯電路的特點：理解組閤邏輯電路的輸齣僅取決於當前輸入，無記憶功能。 邏輯函數的錶示方法：掌握邏輯函數的不同錶示形式，包括邏輯錶達式（最小項、最大項）、真值錶、邏輯圖等，理解它們之間的相互轉換。 卡諾圖（Karnaugh Map）化簡法：詳細講解如何使用卡諾圖對邏輯函數進行化簡，包括圈選相鄰1，處理Don't care條件，以及找齣最簡和式和最簡積和式。 Quine-McCluskey（QM）方法：介紹一種更為係統和適用於計算機實現的邏輯函數化簡方法，包括求原包含項、素包含項和最小素包含項。 組閤邏輯電路的實現：學習如何使用基本邏輯門、通用邏輯門等搭建齣實際的組閤邏輯電路。 常用組閤邏輯電路模塊： 編碼器與譯碼器： 深入理解編碼器（如優先級編碼器）的功能，即將多個輸入信號轉換為一個唯一的二進製輸齣；以及譯碼器（如BCD轉七段顯示譯碼器）的功能，即將二進製代碼轉換為特定的輸齣信號。 數據選擇器（Multiplexer, MUX）： 講解數據選擇器的原理，如何根據選擇信號從多個輸入中選擇一個輸齣。詳細介紹其在邏輯設計中的應用，如實現任意邏輯函數。 分頻器（Demultiplexer, DEMUX）： 闡述分頻器的功能，將一個輸入信號通過控製信號路由到多個輸齣中的一個。 加法器與減法器： 講解半加器、全加器、半減器、全減器的工作原理，以及如何構建多位二進製加法器（如行波進位加法器、超前進位加法器）和減法器。 比較器： 設計和分析能夠比較兩個二進製數大小的比較器電路。 掎位器（Parity Generator/Checker）： 理解掎位的作用，學習如何設計産生或檢測掎位的電路。 組閤邏輯電路的時序問題（亞穩態）：初步介紹在實際電路中，由於門延遲的存在可能導緻的時序問題，為後續時序邏輯的學習鋪墊。 第二部分：時序邏輯電路設計 本部分將深入探討具有記憶功能的時序邏輯電路，這是構建復雜數字係統的關鍵。 時序邏輯電路基礎 時序邏輯電路的特點：理解時序邏輯電路的輸齣不僅取決於當前輸入，還取決於電路過去的輸入狀態（即具有記憶功能）。 觸發器（Flip-Flop）： 基本觸發器： 介紹SR鎖存器（Set-Reset Latch）和帶使能端的SR鎖存器，理解其基本的工作原理。 JK觸發器： 學習JK觸發器的邏輯功能、狀態轉換圖和特性方程，理解其不同輸入模式下的行為。 T觸發器： 講解T觸發器（Toggle Flip-Flop）的功能，即在特定時鍾條件下翻轉輸齣。 D觸發器： 重點介紹D觸發器（Delay Flip-Flop），它是構建寄存器和計數器的基礎，理解其數據延遲功能。 主從式觸發器： 解釋主從式JK和D觸發器的構造，以及如何剋服單觸發邊沿敏感觸發器可能齣現的競爭冒險問題。 邊沿觸發器： 介紹上升沿觸發和下降沿觸發的概念，以及如何構建邊沿觸發的觸發器。 觸發器的時序參數： 學習和理解觸發器的建立時間（Setup Time, t_su）、保持時間（Hold Time, t_h）、延遲時間（Propagation Delay, t_pd）等重要參數，這些參數對電路的時序分析至關重要。 寄存器（Register）： 並行輸入/並行輸齣（PIPO）寄存器： 講解如何使用D觸發器構建PIPO寄存器，用於存儲並行數據。 移位寄存器： 深入介紹各種類型的移位寄存器，包括SISO（Serial-In, Serial-Out）、SIPO（Serial-In, Parallel-Out）、PISO（Parallel-In, Serial-Out）和PISO（Parallel-In, Parallel-Out）移位寄存器，以及雙嚮移位寄存器。重點講解其在數據串並轉換、時序控製等方麵的應用。 通用移位寄存器： 講解如何設計具有並行加載、並行輸齣、左移、右移等功能的通用移位寄存器。 計數器（Counter） 異步計數器（Ripple Counter）： 講解利用觸發器鏈構建異步計數器，分析其時鍾信號傳播延遲帶來的問題（“漣漪”效應）。 同步計數器： 同步二進製計數器： 設計和分析同步加法計數器和減法計數器，以及可預置的同步計數器。 設計任意模計數器： 學習如何設計模為N的計數器，包括模10（十進製）計數器。 環形計數器與扭環計數器（Johnson Counter）： 介紹這兩種特殊的計數器及其應用。 狀態機（State Machine）： 狀態機的基本概念： 介紹有限狀態機（Finite State Machine, FSM）模型，包括狀態、輸入、輸齣和狀態轉移。 米利型（Mealy）狀態機： 講解其輸齣取決於當前狀態和當前輸入。 摩爾型（Moore）狀態機： 講解其輸齣僅取決於當前狀態。 狀態機的設計流程： 詳細闡述從係統需求齣發，繪製狀態轉移圖，編寫狀態錶，選擇觸發器類型，推導邏輯方程，最終繪製邏輯電路圖的完整設計過程。 狀態機的簡化與優化： 討論如何通過閤並等效狀態來簡化狀態機，減少硬件資源。 第三部分：先進的數字係統設計 本部分將帶領讀者超越基礎模塊，理解如何構建更復雜的數字係統。 存儲器（Memory） 隨機存取存儲器（RAM）： 靜態隨機存取存儲器（SRAM）： 介紹SRAM的基本結構，瞭解其工作原理和讀寫操作。 動態隨機存取存儲器（DRAM）： 講解DRAM的存儲單元結構，以及其刷新機製。 隻讀存儲器（ROM）： 掩膜ROM（MROM）、可編程ROM（PROM）、可擦寫可編程ROM（EPROM）、電可擦除可編程ROM（EEPROM）： 介紹不同類型ROM的特點、製作工藝和應用。 存儲器的接口與應用： 瞭解如何將存儲器集成到係統中，以及在數據存儲、程序存儲等方麵的應用。 可編程邏輯器件（PLD）與現場可編程門陣列（FPGA） PLD概述： 介紹PLD的基本概念，以及與固定邏輯電路的區彆。 可編程陣列邏輯（PAL）、通用陣列邏輯（GAL）、復雜可編程邏輯器件（CPLD）： 介紹這些不同類型的PLD，理解它們的結構和編程方式。 現場可編程門陣列（FPGA）： 詳細介紹FPGA的結構（CLB, IOB, Routing Resources），理解其可編程性，以及其在原型設計、定製化邏輯實現中的強大能力。 硬件描述語言（HDL）： Verilog HDL： 學習Verilog HDL的基本語法，如何用HDL描述組閤邏輯和時序邏輯，以及狀態機。 VHDL： （可選，或簡要介紹） FPGA設計流程： 介紹使用HDL進行FPGA設計的基本流程，包括代碼編寫、仿真、綜閤、布局布綫和下載。 數字係統中的時序分析與優化 時序約束（Timing Constraints）： 學習如何為FPGA設計設定時序約束，以滿足設計的功能和性能要求。 時序分析工具： 瞭解如何使用FPGA廠商提供的時序分析工具，找齣潛在的時序違例（Timing Violations）。 時序優化技術： 探討常用的時序優化方法，如流水綫（Pipelining）、門控時鍾（Gated Clock）、選擇閤適的HDL結構等，以提高電路的運行速度。 同步設計原則： 強調同步設計的重要性，如何避免亞穩態（Metastability）的産生及其影響。 異步時鍾域交叉（Asynchronous Clock Domain Crossing）： 介紹在多時鍾係統中，如何安全地處理不同時鍾域之間的數據傳輸，避免數據丟失和狀態錯誤。 第四部分：應用實例與進階主題 本部分將通過具體的應用實例，鞏固所學知識，並引入一些更深入的課題。 數字信號處理（DSP）基礎模塊： 數字濾波器（FIR, IIR）： （簡要介紹）理解數字濾波器在信號處理中的作用，以及其基本的實現思路。 乘法器： 介紹二進製乘法器的設計，如陣列乘法器，理解其在DSP中的關鍵作用。 ALU（Arithmetic Logic Unit）： 設計一個簡單的ALU，能夠執行基本的算術和邏輯運算。 通信係統中的數字邏輯設計： 串行通信接口（UART）： 瞭解UART的工作原理，如何實現數據的串行傳輸。 並行接口： 介紹並行數據的傳輸方式。 其他進階主題： 錯誤檢測與糾正碼（Error Detection and Correction Codes）： 簡要介紹如海明碼等，用於提高數據傳輸的可靠性。 硬件安全基礎： （可選）簡要提及數字邏輯設計在安全性方麵的考量。 實踐環節 貫穿全書的實踐環節將是本書的亮點。讀者將有機會： 使用數字邏輯仿真工具（如Logisim, ModelSim, Quartus Prime, Vivado等）對設計的電路進行功能仿真和時序仿真。 在實際的FPGA開發闆上實現所設計的邏輯功能，從理論走嚮硬件。 完成一係列由淺入深的實驗，包括邏輯門測試、組閤邏輯模塊實現、時序邏輯模塊實現、狀態機設計、簡單的DSP模塊和通信接口設計等。 通過實際操作，加深對數字邏輯設計原理的理解，培養調試和解決硬件問題的能力。 本書特色 循序漸進的體係結構： 從最基礎的邏輯門到復雜的FPGA設計，知識體係清晰，易於讀者掌握。 理論與實踐深度融閤： 每一章節的理論講解都緊密結閤實際應用和實驗操作，幫助讀者理解“如何做”和“為何這樣做”。 豐富的實例分析： 大量精心設計的實例，覆蓋瞭數字邏輯設計的各個方麵，使抽象的理論概念具體化。 強調設計方法與技巧： 不僅僅教授“是什麼”，更注重“怎麼設計”、“如何分析”和“如何優化”，培養讀者的工程實踐能力。 麵嚮現代電子工程： 重點介紹FPGA和硬件描述語言，使讀者能夠跟上當前數字設計技術的發展潮流。 清晰易懂的圖錶與代碼： 大量邏輯圖、波形圖、狀態圖以及HDL代碼示例，直觀清晰，便於學習。 目標讀者 本書適閤於高等院校電子工程、自動化、計算機科學與技術等專業本科生、研究生，以及從事相關領域的研發工程師、技術愛好者。對於希望係統學習數字邏輯設計，掌握現代數字係統開發技術的讀者，本書將是理想的選擇。通過本書的學習，讀者將能夠自信地參與到各類數字電路和數字係統的設計、開發與實現工作中。
