Cadence 16.6高速電路闆設計與仿真-(含1CD) 9787111547327 pdf epub mobi txt 電子書 下載 2025

繁體網頁||簡體網頁

☆☆☆☆☆

左昉李剛 著

圖書標籤:

• Cadence
• 高速電路闆
• PCB設計
• 仿真
• 電子工程
• 信號完整性
• 電源完整性
• 電磁兼容性
• 9787111547327
• 技術圖書

店鋪： 琅琅圖書專營店

齣版社： 機械工業齣版社

ISBN：9787111547327

商品編碼：29596501244

包裝：平裝-膠訂

齣版時間：2016-09-01

圖書基本信息
圖書名稱	Cadence 16.6高速電路闆設計與仿真-(含1CD)	作者	左昉李剛
定價	69.00元	齣版社	機械工業齣版社
ISBN	9787111547327	齣版日期	2016-09-01
字數		頁碼
版次	1	裝幀	平裝-膠訂
開本	16開	商品重量	0.4Kg

內容簡介

本書以Cadence 16.6為平颱，介紹瞭電路的設計與仿真的相關知識。全書共分12章，內容包括Cadence基礎入門、原理圖庫、原理圖基礎、原理圖環境設置、元件操作、原理圖的電氣連接、原理圖的後續處理、仿真電路、創建PCB封裝庫、印製電路闆設計、布局和布綫。本書在介紹的過程中，作者根據自己多年的經驗及學習的心得，及時給齣瞭章節總結和相關提示，幫助讀者及時快捷地掌握所學知識。全書介紹詳實、圖文並茂、語言簡潔、思路清晰。本書可以作為大院校電子相關專業課程教材，也可以作為各種培訓機構培訓教材，同時也適閤電子設計愛好者作為自學輔導書。隨書配送的多功能學習光盤包含全書實例的源文件素材和實例同步講解動畫，同時為方便老師備課精心製作瞭多媒體電子教案。

作者簡介

目錄

前言章Cadence基礎入門1.1電路總體設計流程1.2Cadence軟件平颱介紹1.2.1OrCAD Capture CIS工作平颱1.2.2Design Entry HDL工作平颱1.2.3Library Exploer工作平颱1.2.4Allegro Package工作平颱1.2.5SigXplorer工作平颱1.2.6Allegro PCB工作平颱1.3Cadence功能模塊1.4Cadence軟件新功能1.5電路設計分類第2章原理圖庫2.1元件庫概述2.2元件庫管理2.2.1打開“Place Part（放置元件）”麵闆2.2.2加載元件庫2.2.3卸載元件庫2.2.4新建元件庫2.3庫元件的繪製2.3.1新建庫元件2.3.2繪製庫元件外形2.3.3添加引腳2.3.4編輯引腳2.3.5繪製含有子部件的庫元件2.4庫文件管理器2.4.1庫管理工具2.4.2按照菜單命令創建庫文件2.4.3按照嚮導創建庫文件2.4.4手動創建庫文件2.4.5Library Explorer圖形窗口2.4.6添加元件2.5元件庫編輯器2.5.1啓動元件編輯器2.5.2編輯器窗口2.5.3環境設置2.6庫元件的創建2.6.1新建元件2.6.2復製元件2.6.3添加元件引腳2.6.4創建元件輪廓2.6.5編譯庫元件2.6.6查找元件2.7操作實例第3章原理圖基礎3.1原理圖功能簡介3.2項目管理器3.3原理圖分類3.3.1平坦式電路3.3.2層次電路3.3.3仿真電路3.4創建原理圖3.4.1創建平坦式電路3.4.2創建層次電路3.4.3創建仿真電路3.4.4更改文件類型3.4.5原理圖基本操作3.5電路原理圖的設計步驟第4章原理圖環境設置4.1原理圖圖紙設置4.2配置係統屬性4.2.1顔色設置4.2.2格點屬性4.2.3設置縮放窗口4.3設計嚮導設置第5章元件操作5.1放置元件5.1.1搜索元件5.1.2放置元件5.2對象的操作5.2.1調整元件位置5.2.2元件的復製和刪除5.2.3元件的固定5.3元件的屬性設置5.3.1屬性設置5.3.2參數設置5.3.3外觀設置5.3.4自動編號5.3.5反嚮標注第6章原理圖的電氣連接6.1原理圖連接工具6.2元件的電氣連接6.2.1導綫的繪製6.2.2總綫的繪製6.2.3總綫分支綫的繪製6.2.4自動連綫6.2.5放置手動連接6.2.6放置電路端口6.2.7放置頁間連接符6.2.8放置圖錶符6.2.9放置圖樣入口6.2.10放置電源符號6.2.11放置接地符號6.2.12放置網絡標簽6.2.13放置不連接符號6.3繪圖工具6.3.1繪製直綫6.3.2繪製多段綫6.3.3繪製矩形6.3.4繪製橢圓6.3.5繪製橢圓弧6.3.6繪製圓弧6.3.7繪製貝塞爾麯綫6.3.8放置文本6.3.9放置圖片6.4操作實例6.4.1抽水機電路6.4.2監控器電路6.4.3電源開關電路設計6.4.4串行顯示驅動器PS7219及單片機的SPI接口6.4.5存儲器接口電路6.4.6聲控變頻器電路6.4.7掃描特性電路第7章原理圖的後續處理7.1設計規則檢查7.2報錶輸齣7.2.1生成網絡錶7.2.2元器件報錶7.2.3交叉引用元件報錶7.2.4屬性參數文件7.3打印輸齣7.3.1設置打印屬性7.3.2打印區域7.3.3打印預覽7.3.4打印7.4操作實例第8章仿真電路8.1電路仿真的基本概念8.2電路仿真的基本方法8.2.1仿真電路步驟8.2.2仿真原理圖電路8.3仿真分析參數設置8.3.1直流分析（DC Sweep）8.3.2交流分析（AC Sweep/Noise）8.3.3噪聲分析（Noise Analysis）8.3.4瞬態分析(Time Domain(Transient))8.3.5傅裏葉分析(Time Domain(Transient))8.3.6靜態工作點分析（Bias Point）8.3.7濛特卡羅分析（Monte Carlo Analysis）8.3.8壞情況分析（Worst-Case/Sensitive）8.3.9參數分析（Parameter Sweep）8.3.10溫度分析（Temperature（Sweep））8.4仿真信號第9章創建PCB封裝庫9.1封裝的基本概念9.1.1常用封裝介紹9.1.2封裝文件9.2焊盤設計9.2.1焊盤分類9.2.2焊盤設計原則9.2.3焊盤編輯器9.3封裝設計9.3.1設置工作環境9.3.2使用嚮導建立封裝零件9.3.3手動建立零件封裝9.4操作實例0章印製電路闆設計10.1印製電路闆概述10.1.1印製電路闆的概念10.1.2PCB設計流程10.2設計參數設置10.3建立電路闆文件10.3.1使用嚮導創建電路闆10.3.2手動創建電路闆10.4電路闆物理結構10.4.1圖樣參數設置10.4.2電路闆的物理邊界10.4.3編輯物理邊界10.4.4放置定位孔10.5環境參數設置10.5.1設定層麵10.5.2設置柵格10.5.3顔色設置10.5.4闆約束區域10.6在PCB文件中導入原理圖網絡錶信息1章布局11.1添加Room屬性11.2擺放封裝元件11.2.1元件的手工擺放11.2.2元件的快速擺放11.3基本原則11.4自動布局11.53D效果圖11.6覆銅11.6.1覆銅分類11.6.2覆銅區域11.6.3覆銅參數設置11.7PCB設計規則2章布綫12.1基本原則12.2布綫命令12.2.1設置柵格12.2.2手動布綫12.2.3設置自動布綫的規則12.2.4自動布綫12.2.5PCB Router布綫器12.3補淚滴12.4電路闆的輸齣12.4.1報錶輸齣12.4.2生成鑽孔文件12.4.3製造數據的輸齣12.5操作實例12.5.1音樂閃光燈電路PCB設計12.5.2晶體管電路PCB設計附錄Cadence軟件的安裝參考文獻

編輯推薦

1）本書采用以實例跟隨理論的方式進行講解，從小處著手，層層遞進，結構明晰。2）本書配套【全程視頻講解及演示】，手把手教會讀者從基本的項目文件的創建、打開，到原理圖的設計，安裝闆的設計等完整的電路設計流程容。視頻環節15-20課時。方便電子電路設計愛好者及電路設計的工程技術人員自學。3）本書在每章中都安排瞭“操作實例”環節，係統地將點點相連的知識構架成網，理順設計思路，極大方便讀者進行自學和軟件實際操作。

文摘

序言

《高速電路闆設計與仿真》 內容簡介 《高速電路闆設計與仿真》是一本深入探討現代高速電路闆設計核心理念、關鍵技術及先進仿真方法的專業著作。本書麵嚮廣大電子工程師、技術研發人員以及相關專業的學生，旨在幫助讀者建立起紮實的高速電路闆設計理論基礎，掌握實際操作的技巧，並能熟練運用仿真工具解決設計中遇到的挑戰，最終提升産品性能和可靠性。 本書內容編排緊湊，邏輯清晰，從基礎概念的梳理到高級應用的剖析，層層遞進，力求為讀者提供一個係統、全麵的學習路徑。全書分為數個主要章節，每個章節都聚焦於高速電路闆設計中的一個關鍵環節，並輔以大量的工程實踐案例和圖示說明，使抽象的技術概念變得直觀易懂。 第一部分：高速電路闆設計基礎與原理 在這一部分，我們將從最基礎的層麵齣發，為讀者構建起對高速電路闆設計的基本認知。 高速信號的特性與挑戰： 詳細闡述瞭什麼是高速信號，以及為何在設計中需要特彆關注。我們將深入分析信號的上升時間、下降時間、抖動、串擾、反射、損耗等關鍵參數，解釋這些參數如何影響信號的完整性，並探討其産生的根源。例如，上升/下降時間過快會導緻信號失真，時序錯誤，甚至無法被接收端正確識彆；而反射和損耗則會削弱信號強度，增加誤碼率。 阻抗匹配與信號完整性： 這是高速電路設計的核心概念之一。本書將詳盡講解什麼是傳輸綫阻抗，以及為何阻抗匹配至關重要。我們將介紹微帶綫、帶狀綫等常見傳輸綫結構，並講解如何根據PCB材料、綫寬、綫距等因素計算和控製其阻抗。此外，還將深入探討信號完整性（SI）的重要性，以及如何通過閤理的阻抗匹配來避免信號反射，確保信號能夠忠實地從發送端傳輸到接收端。 電源完整性（PI）與去耦設計： 除瞭信號本身的完整性，電源的穩定性同樣是高速電路闆成功的關鍵。本章將重點介紹電源完整性（PI）的概念，分析電源噪聲的來源和影響，例如開關電源的瞬態電流變化、地彈等。同時，本書將詳細講解去耦電容的選擇、布局以及數量的確定原則，闡述如何通過有效的去耦策略來抑製電源噪聲，為高速器件提供穩定可靠的供電。 電磁乾擾（EMI）與電磁兼容（EMC）基礎： 隨著電子設備性能的不斷提升，電磁乾擾（EMI）和電磁兼容（EMC）問題日益突齣。本書將從理論上介紹EMI的産生機理、傳播途徑和耦閤方式，並講解EMC的基本概念，包括輻射發射、傳導發射、抗擾度等。我們將探討如何通過PCB設計來最小化EMI的産生，並提高設備的EMC性能，確保産品符閤相關的法規標準。 第二部分：PCB設計流程與關鍵技術 在掌握瞭基礎原理之後，本書將帶領讀者走進實際的PCB設計流程，並深入剖析其中的關鍵技術。 原理圖設計與器件選型： 強調高質量原理圖設計的重要性，包括網絡命名規範、器件庫的建立與管理、層次化設計等。在器件選型方麵，將結閤高速設計的需求，指導讀者如何選擇閤適的連接器、高速接口芯片、電源管理芯片等，並考慮其性能參數、功耗、封裝以及成本等因素。 PCB布局（Placement）策略： 布局是影響高速信號完整性的關鍵環節。本書將詳細介紹各種布局策略，例如按照功能模塊進行分區、靠近原則、信號路徑最短原則、電源和地綫的閤理分配等。特彆會強調高速信號源端和目的端的布局，以及關鍵器件（如CPU、內存、高速接口）的布局原則，以最小化信號路徑長度和減少串擾。 PCB布綫（Routing）技術： 布綫是實現信號完整性的直接手段。本書將深入講解各種布綫技術，包括差分信號布綫、單端信號布綫、蛇形綫的使用、過孔的影響等。將詳細介紹差分對的布綫要求，如等長、等距、平行布綫等，以及如何處理過孔對信號的影響，例如過孔的寄生電感和電容。此外，還將探討地綫的處理，如地平麵、地綫網格的設計，以及如何避免地彈效應。 堆疊設計與層疊結構： PCB的層疊結構對信號完整性和電源完整性有著至關重要的影響。本書將講解不同的層疊方案，包括信號層、電源層、地層以及屏蔽層的設計。將分析不同材料（如FR-4、高頻闆材）的特性，以及如何根據電路的信號速率、密度和性能要求選擇閤適的堆疊結構。 電源和地平麵（Power and Ground Planes）的設計： 強調電源和地平麵在高速PCB設計中的核心作用，它們不僅是信號返迴路徑，也是重要的能量存儲和分配結構。本書將詳細講解如何設計連續、完整的電源和地平麵，如何處理分割問題，以及如何通過閤理的平麵設計來降低阻抗，提高電源穩定性，並為信號提供低阻抗的返迴路徑。 屏蔽與接地技術： 針對EMI/EMC問題，本書將深入介紹屏蔽和接地技術。包括如何設計屏蔽罩、屏蔽層，以及不同接地方式（單點接地、多點接地、混閤接地）的適用場景和優缺點。將強調星形接地、地綫網格等方法在降低共模噪聲和提高抗擾度方麵的作用。 第三部分：高速電路闆設計仿真與驗證 仿真在現代高速電路闆設計中扮演著越來越重要的角色，它可以幫助設計師在物理製造之前發現潛在問題，節省時間和成本。 信號完整性（SI）仿真： 詳細介紹SI仿真的基本原理和流程。將講解如何建立仿真模型，包括傳輸綫模型、連接器模型、端接模型等。重點介紹常用的SI仿真工具的功能和使用方法，以及如何分析仿真結果，例如S參數、眼圖、抖動分析、串擾分析等。通過仿真，能夠預測信號的完整性，並指導設計師進行優化。 電源完整性（PI）仿真： PI仿真關注電源網絡的性能。本書將講解如何進行PI仿真，包括建立電源網絡模型，分析電源阻抗、電壓跌落、瞬態響應等。將介紹如何利用仿真工具評估去耦電容的有效性，以及如何優化電源分配網絡（PDN）的設計。 電磁乾擾（EMI）仿真： 介紹EMI仿真的概念和應用。將講解如何構建EMI仿真模型，分析輻射發射和傳導發射的來源。通過EMI仿真，可以提前發現潛在的EMI問題，並采取有效的抑製措施，例如優化布局布綫、增加屏蔽等。 設計規則檢查（DRC）與版圖後仿（Post-Layout Simulation）： 強調DRC在確保設計可製造性方麵的重要性，以及如何設置和使用DRC規則。同時，將詳細講解版圖後仿的流程，包括從PCB設計軟件導齣網錶和幾何信息，導入仿真工具進行SI、PI、EMI仿真，並與仿真結果進行比對。 EDA工具在高速設計中的應用： 簡要介紹目前市場上主流的EDA（Electronic Design Automation）工具，例如Allegro、Altium Designer、PADS等，及其在原理圖繪製、PCB布局布綫、DRC檢查等方麵的功能。重點提及這些工具在支持高速設計特性，如差分對布綫、阻抗控製、層疊管理等方麵的優勢。 實際案例分析與經驗分享： 本章將通過一些典型的實際高速電路闆設計案例，來展示前述理論和技術在工程實踐中的應用。這些案例將涵蓋不同類型的應用場景，例如服務器主闆、通信設備、高性能計算平颱等，並重點分析設計過程中遇到的挑戰、采取的解決方案以及最終的驗證結果。同時，將分享一些資深工程師在高速設計領域的寶貴經驗和最佳實踐。 總結 《高速電路闆設計與仿真》旨在成為一本全麵、實用、權威的高速電路闆設計參考書。通過本書的學習，讀者不僅能掌握設計原理，更能運用先進的仿真技術來指導設計，有效解決高速信號傳輸中的各種難題，從而設計齣高性能、高可靠性的電子産品。本書的每一個章節都力求做到深入淺齣，理論與實踐相結閤，幫助讀者在日益復雜和快速發展的電子技術領域中，成為一名優秀的高速電路闆設計工程師。

評分☆☆☆☆☆

說實話，在接觸這本書之前，我對高速設計中的電源完整性（PI）部分一直感到比較頭疼，總覺得那塊涉及的知識點太分散，從去耦電容的選型到平麵分割的規則，再到VRM（電壓調節模塊）的噪聲抑製，似乎沒有一本教材能將它們係統地串聯起來。然而，這本書在這方麵的論述簡直是教科書級彆的梳理。它清晰地將PI問題分解為靜態IR壓降和動態地彈噪聲兩個主要方麵，並針對性地提齣瞭解決方案。讓我印象特彆深刻的是關於“去耦電容網格設計”的那一章節，作者沒有簡單地推薦幾個容值，而是深入講解瞭不同頻率下，不同類型電容對阻抗麯綫的貢獻，以及如何在目標阻抗麯綫下，通過算法而非經驗主義來優化電容的布局和數量。這種層層遞進、邏輯嚴密的分析，極大地提升瞭我對電源係統整體性能的認知。對於設計高功耗、高密度的處理器接口闆卡而言，這本書提供的PI章節是無價之寶，它讓我第一次清晰地看到瞭如何量化和控製電源噪聲的“可見度”。

評分☆☆☆☆☆

從排版和內容組織上來看，這本書的編排也體現瞭極高的專業素養。它不像某些技術書籍那樣，為瞭湊字數而堆砌冗餘的背景信息，而是每一個圖錶、每一個公式推導都有其明確的目的性。對於我這種習慣於快速查閱關鍵信息的工程師來說，書中的索引做得非常友好，關鍵術語和公式都被清晰地標注齣來。此外，書中對標準設計流程的描述非常貼閤工業界的實際工作流，從最初的概念設計、器件選型，到後期的SI/PI仿真驗證，再到最後的製造輸齣（Gerber/ODB++的注意事項），形成瞭一個完整閉環。其中關於設計規則檢查（DRC）和約束管理（Constraint Manager）的詳細講解，也幫助我避免瞭許多由於規則設置不當導緻的返工。這本書不僅僅是一本關於“如何用Cadence做設計”的指南，它更像是一套完整的、經過驗證的“高速設計方法論”的集成展示，對於任何希望將自己的設計水平提升到工業級標準的設計師來說，都是一個不可或缺的參考資源。

評分☆☆☆☆☆

這本書的封麵設計得非常專業，那種深邃的藍色調配上清晰的白色字體，一下子就給人一種“硬核技術”的感覺。我拿到手的時候就忍不住翻閱瞭一下目錄，發現它對高速PCB設計中的關鍵環節幾乎涵蓋無遺。比如，我特彆關注瞭關於阻抗控製和信號完整性（SI）的部分，書裏對這些概念的闡述深入淺齣，即便是初次接觸這些復雜理論的工程師也能很快把握住核心要點。我記得有一章專門講瞭串擾（Crosstalk）的分析與抑製，那部分內容配有大量的仿真結果圖和實際闆級截圖，這比單純的理論推導要直觀太多瞭。書中沒有過多地糾纏於軟件界麵的細枝末節，而是聚焦於設計背後的物理原理和工程實踐，這一點非常贊賞。對於我們這些在實際項目中經常遇到信號反射、時序延遲問題的設計者來說，這本書更像是一本“救急手冊”和“提升內功”的寶典。它不是那種走馬觀花的介紹性讀物，而是真正沉下心來探討如何在高頻環境下實現可靠設計的深度力作。特彆是它對不同封裝、不同層數闆材的特性差異進行瞭詳細對比，提供瞭非常實用的設計裕度考量方法，讓人感覺作者的經驗是經過多年實戰沉澱的。

評分☆☆☆☆☆

這本書的敘事節奏把握得相當到位，讀起來完全沒有那種傳統教科書的枯燥感。作者似乎非常懂得讀者的學習麯綫，總能在關鍵的技術點上用一種近乎“對話式”的口吻進行解釋，讓人感覺像是在聽一位資深專傢在身邊指導。我特彆喜歡它對“設計與仿真”的結閤處理。很多資料隻停留在理論公式層麵，或者隻教你軟件怎麼點，但這本書的妙處在於，它把Cadence Allegro和Sigrity工具鏈的使用，完美地嵌入到整個設計流程的邏輯中。比如，在討論過孔效應時，書中不僅給齣瞭如何計算過孔電感和電容的公式，還緊接著展示瞭如何在Sigrity PSA（PowerSI）中建立相應的模型並觀察其對迴波損耗的影響，這種“知其所以然”的教學方式極大地增強瞭設計的可信度。當我按照書中的步驟嘗試復現一些關鍵的仿真案例時，發現書中的參數設置和結果解讀都非常精確，為我後續自己項目中的驗證工作提供瞭堅實的基礎模闆。總而言之，它不是一本讓你學會點鼠標的書，而是一本讓你理解為什麼這麼點鼠標的書，這纔是真正有價值的技術書籍的標誌。

評分☆☆☆☆☆

這本書的實用性和前瞻性是並重的，這點非常難得。在高速設計領域，標準和技術迭代速度非常快，一本技術書如果隻關注當前的Hot Topic，很快就會過時。但這本《Cadence 16.6高速電路闆設計與仿真》則采取瞭一種更側重於基本物理定律和跨代際通用原理的策略。雖然書中案例可能基於16.6版本，但其中闡述的Maxwell方程、傳輸綫理論、以及基於頻域分析的方法論，是完全不隨軟件版本更迭而失效的。例如，關於差分對的匹配、抖動（Jitter）的分解與容限計算，這些都是貫穿所有高速標準（如PCIe、DDR、SerDes）的核心挑戰。作者用非常嚴謹的數學模型來支撐工程實踐，確保瞭讀者在麵對未來更新的技術平颱時，依然能迅速掌握其核心的設計約束。這種“打地基”的教學方式，使得這本書的保質期比那些專注於具體軟件操作手冊要長得多，是真正值得長期保留在工作颱上的參考書。