基本信息

書名：數字電路應用

定價：38.00元

作者：唐智傑、硃方文編

齣版社：上海大學齣版社

齣版日期：2015-11-01

ISBN：9787567120037

字數：

頁碼：

版次：1

裝幀：平裝

開本：16開

商品重量：0.4kg

編輯推薦

內容提要

唐智傑、硃方文編*的《數字電路應用》以“從基礎理論齣發，以實際應用為切入點，教學與實踐相結閤”為主綫，采用從簡單到復雜，從一般到特殊的演繹方法，主要講述數字電路基礎知識、大規模集成電路設計與應用、Verilog HDL語言設計方法和 Quartus Ⅱ應用軟件的使用技術。同時，本教材引進實例設計與實驗環節，方便有效地通過計算機來實現多個實例的設計與驗證，加深學生對概念、方法和應用技巧的理解，並能夠加以應用。本教材結構清楚、層次分明、重點突齣，注重理論與實踐相結閤。
本教材可作為高等工科院校電子技術、自動控製及相近專業本科高年級學生和研究生的教材，也作為廣大科研工作者、工程技術人員以及高等院校教師的參考書。

目錄

章 緒論 1.1 什麼是數字電路 1.2 數字電路的發展及應用 1.3 數字電路設計方法 1.4 課程應用模型第2章 數字電路基礎 2.1 數製和碼製 2.1.1 基本概念 2.1.2 二進製與十進製 2.1.3 八進製與十六進製 2.1.4 碼製 2.2 邏輯代數基礎 2.2.1 邏輯運算 2.2.2 基本規則 2.3 邏輯函數 2.3.1 邏輯函數及其錶示方法 2.3.2 邏輯函數的標準形式 2.3.3 邏輯函數的代數化簡 2.3.4 卡諾圖化簡法 習題第3章 邏輯電路 3.1 門電路 3.1.1 基本門電路 3.1.2 常用集成門電路 3.2 組閤邏輯電路 3.2.1 組閤電路的分析和設計 3.2.2 組閤邏輯電路的競爭與冒險 3.2.3 常用的集成組閤邏輯電路 3.3 時序邏輯電路 3.3.1 觸發器 3.3.2 典型觸發器 3.3.3 典型集成觸發器 3.3.4 時序邏輯電路的分類 3.3.5 同步時序邏輯電路分析與設計 3.3.6 異步時序邏輯電路的分析與設計 3.3.7 計數器 3.3.8 寄存器 習題第4章 大規模數字集成電路 4.1 半導體存儲器 4.1.1 隻讀存儲器 4.1.2 存儲器 4.2 可編程邏輯器件 4.2.1 簡單可編程邏輯器件 4.2.2 復雜可編程邏輯器件(CPLD) 4.2.3 現場可編程門陣列(FPGA) 4.3 常用CPLD/FPGA器件 4.3.1 Altera公司産品 4.3.2 Xilinx公司産品 4.3.3 Lattice公司産品 習題第5章 Verilog HDL數字設計基礎 5.1 Verilog HDL簡介 5.2 語法基本要素 5.3 模塊的結構 5.3.1 模塊的介紹 5.3.2 模塊的調用 5.4 數據類型與錶達式 5.4.1 綫網型變量 5.4.2 寄存器型變量 5.5 運算符 5.5.1 操作數 5.5.2 Verilog HDL的運算符 5.6 賦值語句 5.6.1 連續賦值語句 5.6.2 綫網聲明賦值 5.6.3 過程賦值語句 5.7 結構說明語句 5.8 條件語句 5.8.1 if-else語句 5.8.2 case語句 5.9 循環語句 5.9.1 forever循環語句 5.9.2 repeat循環語句 5.9.3 While循環語句 5.9.4 for循環語句 5.10 塊語句 5. 10.1 順序語句塊 5. 10.2 並行語句塊 5.11 結構語句 5.11.1 initial語句 5.11.2 always語句 5.12 係統任務 5.12.1 任務 5.12.2 任務定義 5.12.3 任務調用 5.13 函數語句 5.13.1 函數定義 5.13.2 函數調用 5.13.3 函數的使用規則 5.13.4 task和function的區彆 5.14 常用的係統任務和函數 5.14.1 $display和$write 5.14.2 係統任務$monitor 5.14.3 係統函數$time和$realtime 5.14.4 係統任務$finish和$stop 5.14.5 係統任務$readmem 5.14.6 係統任務$random 5.14.7 文件輸入／輸齣任務 5.15 編譯預處理 5.15.1 'define和'undef. 5.15.2 'ifdef、'else和'endif 5.15.3 'default_type 5.15.4 'include- 5.15.5 'resetall 5.15.6 'timescale 5.15.7 'unconnected_drive和'nounconnected_driw 習題第6章 Quartus Ⅱ功能及應用 6.1 Quartus Ⅱ軟件簡介及特點 6.2 Quartus Ⅱ軟件開發流程 6.2.1 設計輸入 6.2.2 綜閤 6.2.3 布局布綫 6.2.4 編譯和配置 6.2.5 仿真 6.2.6 調試 6.2.7 係統級設計 6.3 Quartus Ⅱ軟件的使用舉例 6.3.1 創建Quartus Ⅱ工程 6.3.2 設計輸入 6.3.3 工程配置及時序約束 6.3.4 編譯 6.3.5 器件與引腳設定 6.3.6 功能仿真 6.3.7 時序仿真 6.3.8 機器編程和配置 6.4 Quartus Ⅱ下載及安裝建議第7章 基礎應用實例 7.1 基本門電路設計實例 7.1.1 基本邏輯門 7.1.2 三態門電路 7.1.3 總綫緩衝器 7.2 組閤邏輯電路設計實例 7.2.1 邏輯函數的實現 7.2.2 多路數據選擇器 7.2.3 數據分配器 7.2.4 比較器 7.2.5 優先編碼器 7.2.6 3綫-8綫譯碼器 7.2.7 BCD-七段顯示譯碼器 7.2.8 碼製轉換器 7.3 加法器 7.3.1 半加器 7.3.2 全加器 7.4 減法器 7.4.1 半減器 7.4.2 全減器 7.5 時序邏輯電路設計實例 7.5.1 觸發器 7.5.2 計數器 7.5.3 寄存器 7.5.4 移位寄存器第8章 高級應用實例 8.1 投票錶決器 8.1.1 功能要求 8.1.2 設計實現 8.1.3 仿真結果 8.2 序列信號發生器 8.2.1 功能要求 8.2.2 設計實現 8.2.3 仿真結果 8.3 分頻器 8.3.1 功能要求 8.3.2 設計實現 8.3.3 仿真結果 8.4 交通燈控製器 8.4.1 功能要求 8.4.2 設計實現 8.4.3 仿真結果 8.5 顆粒物罐裝係統 8.5.1 功能要求 8.5.2 設計實現 8.5.3 仿真結果附錄A 參考係統硬件原理圖附錄B 參考係統管腳對應錶參考文獻

作者介紹

文摘

序言