數字電路設計 仿真 測試（第二版） pdf epub mobi txt 電子書 下載 2025

簡體網頁||繁體網頁

☆☆☆☆☆

佘新平，覃洪英 著

齣版社： 華中科技大學齣版社

ISBN：9787568036672

版次：2

商品編碼：12311107

包裝：平裝

叢書名： 新工科暨卓越工程師教育培養計劃電子信息類專業係列教材

開本：16開

齣版時間：2018-03-01

用紙：膠版紙

頁數：280

字數：338000

正文語種：中文

編輯推薦

本書編排結構新穎，內容全麵、豐富，以數字電路設計、仿真、測試為主綫，覆蓋瞭基礎性實驗、設計性實驗、綜閤設計性實驗以及計算機軟件仿真實驗的全部內容。保證瞭從基礎到設計和綜閤的全過程訓練。本書可作為高等學校本、專科學生的數字電路實驗教材，也可作為硬件描述語言與可編程器件相關課程的教材或相關課程設計的參考書

內容簡介

本書根據教育部高等學校電工電子基礎課程教學指導委員會製定的“數字電子技術”課程教學的基本要求編寫修訂而成。全書內容分為兩部分，共9章。第一部分主要內容為數字電路基礎實驗、數字電路基礎實驗的Proteus仿真、數字電路綜閤設計實驗；第二部分主要內容為VHDL語言基礎、Verilog HDL語言基礎、數字電路的CPLD/FPGA實現。在教學過程中，可根據不同專業、不同學時的實驗教學要求，選擇相關內容組織教學。本書編排結構新穎，內容全麵、豐富，以數字電路設計、仿真、測試為主綫，覆蓋瞭基礎性實驗、設計性實驗、綜閤設計性實驗以及計算機軟件仿真實驗的全部內容。保證瞭從基礎到設計和綜閤的全過程訓練。本書可作為高等學校本、專科學生的數字電路實驗教材，也可作為硬件描述語言與可編程器件相關課程的教材或相關課程設計的參考書

作者簡介

佘新平，男，1964齣生，副教授，碩士生導師。1985年武漢大學空間物理係無綫電電子學專業本科畢業，1999年華中科技大學信號與信息處理專業研究生畢業。
主要科研經曆（項目來源、項目名稱、起止時間、獲奬情況等）
（1）學校科研發展基金項目(第1)
抗噪聲乾擾的圖像邊緣檢測算法研究（140A08000） 2005－2008
（2）橫嚮委托項目(第2)
HIL感應測井儀專用麵闆開發（140H0200） 2005－2006
（3）省十五重大科技攻關項目(第8)
黃鱔高效養殖技術及示範（環境監控部分）（2001AA201A01） 2001－2005
（4）橫嚮委托項目(第1)
BZ25-1油田沙河街井酸化研究（軟件設計部分）（140H0700）2006－2007
（5）立項編號20060251(第3)
電工電子基礎課程教學和實驗體係改革的研究與實踐2006－2008
（6）立項編號JY06026 (第2) 2006－2007
電信類信息與通信係列課程建設的研究與實踐2006－2008
（7）學校科研發展基金2006Z2055 (第2)
無綫傳感器網絡自適應節點密度與拓撲控製關鍵技術的研究2007-2010
（8）湖北省教育廳（D20091204）(第3)
無綫傳感器網絡自適應節點密度控製技術研究 2009-2010
（9）湖北移動：橫嚮委托項目(第2)
2009店員積分係統（09H0702-2） 2009-2011

精彩書評

依托長江大學的guo傢級電工電子實驗示範中心，齣版高水平的實驗係列教材，具有較高的齣版價值。

目錄

1實驗基礎知識(1)
1.1數字集成電路簡介(1)
1.1.1概述(1)
1.1.2TTL集成電路(1)
1.1.3CMOS集成電路(2)
1.2數字集成電路型號命名規則(3)
1.2.1國內TTL、CMOS集成電路型號命名規則(3)
1.2.2國際TTL、CMOS集成電路型號命名規則(3)
1.3數字集成電路的主要性能參數(4)
1.3.1直流電源電壓(4)
1.3.2輸入/輸齣邏輯電平(4)
1.3.3傳輸延時(5)
1.3.4輸入/輸齣電流(5)
1.3.5功耗(6)
1.4數字集成電路使用注意事項(6)
1.5實驗報告的基本要求(6)
2Proteus仿真軟件快速入門(8)
2.1Proteus概述(8)
2.2電路原理圖編輯(8)
2.2.1Proteus ISIS編輯環境(8)
2.2.2Proteus ISIS原理圖輸入(9)
2.2.3電路原理圖編輯實例(12)
2.3Proteus ISIS的庫元件(14)
2.3.1庫元件的分類(14)
2.3.2各子類介紹(15)
2.4Proteus中常用儀器簡介(20)
2.4.1激勵源(20)
2.4.2虛擬儀器(21)
2.4.3圖錶仿真工具(24)
2.5Proteus電路仿真方法(25)
2.5.1Proteus ISIS實時仿真(25)
2.5.2實時仿真中的電路測量(26)
2.5.3基於數字圖錶的電路分析(27)
3數字電路基礎實驗(30)
3.1常用集成門電路實驗(30)
3.1.1實驗目的(30)
3.1.2實驗儀器及元器件(30)
3.1.3預習要求(30)
3.1.4實驗原理(30)
3.1.5基礎性實驗任務及要求(31)
3.1.6設計性實驗任務及要求(33)
3.1.7思考題(33)
3.2組閤邏輯電路實驗（一）(33)
3.2.1實驗目的(33)
3.2.2實驗儀器及元器件(33)
3.2.3預習要求(34)
3.2.4實驗原理(34)
3.2.5基礎性實驗任務及要求(36)
3.2.6設計性實驗任務及要求(38)
3.2.7思考題(38)
3.3組閤邏輯電路實驗（二）(38)
3.3.1實驗目的(38)
3.3.2實驗儀器及元器件(38)
3.3.3預習要求(39)
3.3.4實驗原理(39)
3.3.5基礎性實驗任務及要求(40)
3.3.6設計性實驗任務及要求(40)
3.3.7思考題(41)
數字電路設計·仿真·測試（第二版）目錄3.4時序邏輯電路實驗（一）(41)
3.4.1實驗目的(41)
3.4.2實驗儀器及元器件(41)
3.4.3預習要求(41)
3.4.4實驗原理(41)
3.4.5基礎性實驗任務及要求(44)
3.4.6設計性實驗任務及要求(45)
3.4.7思考題(45)
3.5時序邏輯電路實驗（二）(45)
3.5.1實驗目的(45)
3.5.2實驗儀器及元器件(45)
3.5.3預習要求(46)
3.5.4實驗原理(46)
3.5.5基礎性實驗任務及要求(48)
3.5.6設計性實驗任務及要求(48)
3.5.7思考題(48)
3.6555定時器實驗(48)
3.6.1實驗目的(48)
3.6.2實驗儀器及元器件(49)
3.6.3預習要求(49)
3.6.4實驗原理(49)
3.6.5基礎性實驗任務及要求(52)
3.6.6設計性實驗任務及要求(52)
3.6.7思考題(53)
3.7D/A轉換器實驗(53)
3.7.1實驗目的(53)
3.7.2實驗儀器及元器件(53)
3.7.3預習要求(53)
3.7.4實驗原理(53)
3.7.5基礎性實驗任務及要求(54)
3.7.6設計性實驗任務及要求(55)
3.7.7思考題(56)
3.8A/D轉換器實驗(56)
3.8.1實驗目的(56)
3.8.2實驗儀器及元器件(56)
3.8.3預習要求(56)
3.8.4實驗原理(56)
3.8.5基礎性實驗任務及要求(57)
3.8.6設計性實驗任務及要求(58)
3.8.7思考題(58)
4數字電路基礎實驗的Proteus仿真(59)
4.1邏輯門電路的仿真(59)
4.1.1與非門的功能仿真驗證(59)
4.1.2三態門的功能仿真驗證(59)
4.1.3三態門的應用仿真驗證(60)
4.1.4OC門的功能仿真驗證(60)
4.2組閤邏輯電路的仿真(61)
4.2.1二進製譯碼器74LS138的功能仿真驗證(61)
4.2.2編碼與譯碼顯示電路的功能仿真驗證(61)
4.3時序邏輯電路的仿真(63)
4.3.1JK觸發器74LS76構成二分頻、四分頻電路的功能仿真驗證(63)
4.3.2集成計數器74LS161構成六進製加法計數器的功能仿真驗證(63)
4.3.3集成計數器74LS161構成十進製加法計數器的功能仿真驗證(63)
4.3.4集成計數器74LS161構成六十進製加法計數器的功能仿真驗證(64)
4.4555定時器的仿真(65)
4.4.1555定時器構成多諧振蕩器的功能仿真驗證(65)
4.4.2555定時器構成單穩態觸發器的功能仿真驗證(65)
4.4.3555定時器構成施密特觸發器的功能仿真驗證(66)
4.5A/D與D/A轉換器的仿真(66)
4.5.1A/D轉換器的功能仿真驗證(66)
4.5.2D /A轉換器的功能仿真驗證(66)
4.6.3A/D與D/A聯閤實驗的仿真驗證(67)
5數字電路綜閤設計實驗(69)
5.1數字密碼鎖設計(69)
5.1.1設計任務與要求(69)
5.1.2課題分析及設計思路(69)
5.1.3集成電路及元器件選擇(71)
5.1.4原理圖繪製與電路仿真(71)
5.1.5電路安裝與調試(71)
5.1.6設計、仿真及實驗問題研究(71)
5.2十進製數的動態顯示電路設計(72)
5.2.1設計任務與要求(72)
5.2.2課題分析及設計思路(72)
5.2.3集成電路及元器件選擇(73)
5.2.4原理圖繪製與電路仿真(73)
5.2.5電路安裝與調試(73)
5.2.6設計、仿真及實驗問題研究(74)
5.3模M的十進製加/減可逆計數器設計(74)
5.3.1設計任務與要求(74)
5.3.2課題分析及設計思路(74)
5.3.3集成電路及元器件選擇(76)
5.3.4原理圖繪製與電路仿真(76)
5.3.5電路安裝與調試(76)
5.3.6設計、仿真及實驗問題研究(77)
5.4多功能數字鍾設計(77)
5.4.1設計任務與要求(77)
5.4.2課題分析及設計思路(78)
5.4.3集成電路及元器件選擇(82)
5.4.4原理圖繪製與電路仿真(82)
5.4.5電路安裝與調試(82)
5.4.6設計、仿真及實驗問題研究(82)
5.5多路搶答器設計(83)
5.5.1設計任務與要求(83)
5.5.2課題分析及設計思路(83)
5.5.3集成電路及元件選擇(85)
5.5.4原理圖繪製與電路仿真(86)
5.5.5電路安裝與調試(86)
5.5.6設計、仿真及實驗問題研究(87)
5.6簡易頻率計設計(87)
5.6.1任務與要求(87)
5.6.2課題分析及設計思路(87)
5.6.3集成電路及元器件選擇(90)
5.6.4原理圖繪製與電路仿真(90)
5.6.5電路安裝與調試(90)
5.6.6設計、仿真及實驗問題研究(91)
5.7多路序列信號發生器設計(91)
5.7.1設計任務與要求(92)
5.7.2課題分析及設計思路(92)
5.7.3集成電路及元器件選擇(95)
5.7.4原理圖繪製與電路仿真(95)
5.7.5電路安裝與調試(96)
5.7.6設計、仿真及實驗問題研究(97)
5.8齣租車計價器控製電路設計(97)
5.8.1設計任務與要求(97)
5.8.2課題分析及設計思路(98)
5.8.3集成電路及元器件選擇(101)
5.8.4原理圖繪製與電路仿真(101)
5.8.5電路安裝與調試(101)
5.8.6設計、仿真及實驗問題研究(101)
5.9交通信號燈控製電路設計(102)
5.9.1方案設計(102)
5.9.2組閤邏輯電路設計(104)
5.9.3時序邏輯電路設計(106)
6可編程技術(109)
6.1EDA技術概述(109)
6.2硬件描述語言概述(110)
6.2.1VHDL(110)
6.2.2Verilog HDL(111)
6.2.3Verilog HDL與VHDL的區彆(111)
6.3可編程邏輯器件概述(112)
6.3.1可編程邏輯器件簡介(112)
6.3.2CPLD簡介(113)
6.3.3FPGA簡介(114)
6.3.4可編程邏輯器件的一般設計流程(116)
6.4SOPC技術概述(118)
6.4.1SOPC技術實現方式(118)
6.4.2SOPC的特點(120)
6.4.3SOPC係統開發流程(120)
7VHDL語言基礎(122)
7.1VHDL概述(122)
7.1.1VHDL簡介(122)
7.1.2VHDL與Verilog HDL的比較(122)
7.2VHDL的基本結構(123)
7.2.1實體(123)
7.2.2結構體(125)
7.2.3庫(127)
7.2.4包(128)
7.2.5配置(129)
7.3VHDL的數據對象、數據類型和運算操作符(130)
7.3.1VHDL數據對象(130)
7.3.2VHDL數據類型(134)
7.3.3VHDL運算操作符(139)
7.4VHDL的順序語句(140)
7.4.1賦值語句(140)
7.4.2流程控製語句(140)
7.4.3等待語句(144)
7.4.4返迴語句和空操作語句(145)
7.5VHDL的並行語句(146)
7.5.1並行信號賦值語句(146)
7.5.2進程語句(148)
7.5.3元件例化語句(151)
7.5.4生成語句(152)
7.5.5並行過程調用語句(153)
8Verilog HDL語言基礎(156)
8.1Verilog HDL基本結構(156)
8.1.1簡單的Verilog HDL例子(156)
8.1.2Verilog HDL模闆(157)
8.1.3邏輯功能定義(158)
8.2Verilog HDL詞法約束(159)
8.2.1關鍵字(159)
8.2.2標識符(160)
8.2.3注釋(160)
8.2.4代碼編寫標準(161)
8.3數據類型(161)
8.3.1綫網類型(161)
8.3.2寄存器類型(162)
8.3.3常數類型(163)
8.4運算符及其錶達式(165)
8.4.1算術運算符(166)
8.4.2邏輯運算符(166)
8.4.3位運算符(167)
8.4.4關係運算符(167)
8.4.5歸約運算符(168)
8.4.6移位運算符(168)
8.4.7條件運算符(168)
8.4.8位拼接運算符(168)
8.4.9運算符的優先級(169)
8.5語句及結構(169)
8.5.1賦值語句(170)
8.5.2塊語句(172)
8.5.3條件語句(174)
8.5.4循環語句(177)
8.5.5結構說明語句(181)
8.6預編譯處理命令(187)
8.6.1宏定義預編譯處理命令(187)
8.6.2文件包含預編譯處理命令(188)
8.6.3時間尺度預編譯處理命令(189)
8.6.4條件預編譯處理指令(190)
8.7Testbench(191)
9數字電路的CPLD/FPGA實現(198)
9.1Quartus Ⅱ使用指南(198)
9.2組閤邏輯電路實驗(一)(209)
9.2.1實驗目的(209)
9.2.2實驗儀器及元器件(209)
9.2.3預習要求(209)
9.2.4實驗內容(209)
9.2.5思考題(214)
9.3組閤邏輯電路實驗(二)(214)
9.3.1實驗目的(214)
9.3.2實驗儀器及元器件(214)
9.3.3預習要求(214)
9.3.4實驗內容(214)
9.3.5思考題(218)
9.4時序邏輯電路實驗(一)(218)
9.4.1實驗目的(218)
9.4.2實驗儀器及元器件(218)
9.4.3預習要求(218)
9.4.4實驗內容(218)
9.4.5思考題(223)
9.5時序邏輯電路實驗(二)(223)
9.5.1實驗目的(223)
9.5.2實驗儀器及元器件(224)
9.5.3預習要求(224)
9.5.4實驗內容(224)
9.5.5思考題(229)
9.6多功能數字鍾設計(230)
9.6.1實驗目的(230)
9.6.2實驗儀器及元器件(230)
9.6.3預習要求(230)
9.6.4設計性實驗任務及要求(230)
9.6.5設計思路(230)
9.6.6仿真與測試(234)
9.6.7思考題(235)
9.7簡易頻率計設計(235)
9.7.1實驗目的(235)
9.7.2實驗儀器及元器件(235)
9.7.3預習要求(235)
9.7.4設計性實驗任務及要求(235)
9.7.5設計思路(236)
9.7.6仿真與測試(238)
9.7.7思考題(240)
9.8齣租車計價器控製電路設計(240)
9.8.1實驗目的(240)
9.8.2實驗儀器及元器件(240)
9.8.3預習要求(240)
9.8.4設計性實驗任務及要求(240)
9.8.5設計思路(240)
9.8.6仿真與測試(244)
9.8.7思考題(244)
9.9交通信號燈控製電路設計(244)
9.9.1實驗目的(244)
9.9.2實驗儀器及元器件(245)
9.9.3預習要求(245)
9.9.4設計性實驗任務及要求(245)
9.9.5設計思路(245)
9.9.6仿真與測試(247)
9.9.7思考題(248)
附錄(249)
附錄A常用數字集成電路引腳排列圖(249)
附錄BCPLD/FPGA實驗裝置介紹(256)
附錄CFPGA實驗箱使用說明書(264)
參考文獻(273)

精彩書摘

無

前言/序言

本書自2010年齣版以來，得到瞭廣大讀者的關注和厚愛，連續5次印刷，發行量達到瞭17000冊。本書滿足瞭不同學校、不同專業、不同學時的數字電路實驗教學的需要。目前，現代電子技術的新發展、教育部“新工科”概念的提齣及建設行動路綫圖，對高等學校在培養學生工程能力和創新能力方麵有瞭更高的目標和要求。近5年來，電工電子guo傢級實驗教學示範中心（長江大學）圍繞“強化培養學生工程實踐能力和創新能力”這一主題，實施瞭“必做實驗與選做實驗結閤、課內實驗與課外實驗結閤、實做實驗與仿真實驗結閤、平時實驗與課外科技活動結閤”的“四結閤”實驗綜閤改革與探索，人纔培養質量顯著提高，先後在2013年和2017年連續兩屆獲得湖北省高等學校教學成果一等奬。根據我校數字電路實驗教學改革的情況，並結閤作者廣泛收集的關於本書各方麵的建議和意見，本次主要修改和增補內容說明如下。（1） 修改瞭原第3章“數字電路基礎實驗”中的第3.5節、第3.8節內容。（2） 對原第6章“數字電路的CPLD/FPGA實現”中的各個實驗項目，在原VHDL程序基礎上，增加瞭對應的Verilog HDL程序代碼，供讀者選用。（3） 考慮到有些學校單獨開設瞭硬件描述語言與可編程器件的相關課程，此次修訂增加瞭“可編程技術”和“Verilog HDL語言基礎”兩章內容，加上本書的其他章節內容，本書也可作為硬件描述語言與可編程器件相關課程的理論和實驗教材。（4） 為瞭加強計算機虛擬仿真技術在數字電路中的應用，本書第一版第4章“數字電路綜閤設計實驗”中包含瞭相應的Proteus軟件仿真實驗。在此基礎上，本次修訂增加瞭“數字電路基礎實驗的Proteus仿真”一章，進一步充實瞭計算機虛擬仿真的內容。（5） 增加瞭附錄C“FPGA實驗箱使用說明書”。通過上述修訂，對全書章節進行瞭重新編排，共9章。第1章“實驗基礎知識”、第2章“Proteus仿真軟件快速入門”、第3章“數字電路基礎實驗”、第4章“數字電路基礎實驗的Proteus仿真”、第5章“數字電路綜閤設計實驗”、第6章“可編程技術”、第7章“VHDL語言基礎”、第8章“Verilog HDL語言基礎”、第9章“數字電路的CPLD/FPGA實現”。本次修訂由佘新平負責策劃、內容編排和定稿，並編寫第4章；覃洪英編寫第6章，並承擔第9章中的Verilog HDL程序編寫及調試；鄭恭明編寫第8章及附錄C；王曉爽修訂第3章，並承擔第4章的部分仿真實驗和此次修訂的全部文字校對工作。在此次修訂過程中，得到瞭電工電子guo傢級實驗教學示範中心（長江大學）各位領導和老師的大力支持，在此一並錶示衷心的感謝！由於編者水平有限，書中難免會有疏漏與錯誤，懇請使用本書的讀者進一步提齣寶貴意見，幫助編者不斷提高本書的質量。
編者
2017年12月

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆