☆☆☆☆☆
简体网页||繁体网页



点击这里下载

类似图书 点击查看全场最低价

---

内容简介

本书以Cadence Allegro SPB 17.2为基础，从设计实践的角度出发，以具体电路的PCB设计流程为顺序，深入浅出地详尽讲解元器件建库、原理图设计、布局、布线、规则设置、报告检查、底片文件输出、后处理等PCB设计的全过程。本书的内容主要包括原理图输入及元器件数据集成管理环境的使用、中心库的开发、PCB设计工具的使用，以及后期电路设计处理需要掌握的各项技能等。本书内容丰富，叙述简明扼要，既适合从事PCB设计的中、高级读者阅读，也可作为电子及相关专业PCB设计的教学用书。

作者简介

周润景教授，中国电子学会高级会员，IEEE/EMBS会员，国家自然科学基金项目"高速数字系统的信号与电源完整性联合设计与优化”等多项***、省部级科研项目负责人，主要从事模式识别与智能系统、控制工程的研究与教学工作，具有丰富的教学与科研经验。

目录

第1章 Cadence Allegro SPB 17．2简介
1．1 概述
1．2 功能特点
1．3 设计流程
1．4 Cadence 17．2新功能介绍
第2章 Capture原理图设计工作平台
2．1 Design Entry CIS软件功能介绍
2．2 原理图工作环境
2．3 设置图纸参数
2．4 设置设计模板
2．5 设置打印属性
第3章 制作元器件及创建元器件库
3．1 创建单个元器件
3．1．1 直接新建元器件
3．1．2 用电子表格新建元器件
3．2 创建复合封装元器件
3．3 大元器件的分割
3．4 创建其他元器件
第4章 创建新设计
4．1 原理图设计规范
4．2 Capture基本名词术语
4．3 建立新项目
4．4 放置元器件
4．4．1 放置基本元器件
4．4．2 对元器件的基本操作
4．4．3 放置电源和接地符号
4．4．4 完成元器件放置
4．5 创建分级模块
4．6 修改元器件值与元器件序号
4．7 连接电路图
4．8 标题栏的处理
4．9 添加文本和图像
4．10 建立压缩文档
4．11 将原理图输出为PDF格式
4．12 平坦式和层次式电路图设计
4．12．1 平坦式和层次式电路特点
4．12．2 电路图的连接
第5章 PCB设计预处理
5．1 编辑元器件的属性
5．2 Capture到Allegro PCB Editor的信号属性分配
5．3 建立差分对
5．4 Capture中总线（Bus）的应用
5．5 原理图绘制后续处理
5．5．1 设计规则检查
5．5．2 为元器件自动编号
5．5．3 回注（Back Annotation）
5．5．4 自动更新元器件或网络的属性
5．5．5 生成网络表
5．5．6 生成元器件清单和交互参考表
5．5．7 属性参数的输出/输入
第6章 Allegro的属性设置
6．1 Allegro的界面介绍
6．2 设置工具栏
6．3 定制Allegro环境
6．4 编辑窗口控制
第7章 焊盘制作
7．1 基本概念
7．2 热风焊盘的制作
7．3 通过孔焊盘的制作
7．4 贴片焊盘的制作
第8章 元器件封装的制作
8．1 封装符号基本类型
8．2 集成电路（IC）封装的制作
8．3 连接器（IO）封装的制作
8．4 分立元器件（DISCRETE）封装的制作
8．4．1 贴片的分立元器件封装的制作
8．4．2 直插的分立元器件封装的制作
8．4．3 自定义焊盘封装的制作
第9章 PCB的建立
9．1 建立PCB
9．2 输入网络表
第10章 设置设计规则
10．1 间距规则设置
10．2 物理规则设置
10．3 设定设计约束（Design Constraints）
10．4 设置元器件/网络属性
第11章 布局
11．1 规划PCB
11．2 手工摆放元器件
11．3 快速摆放元器件
第12章 高级布局
12．1 显示飞线
12．2 交换
12．3 使用ALT_SYMBOLS属性摆放
12．4 按Capture原理图页进行摆放
12．5 原理图与Allegro交互摆放
12．6 自动布局
12．7 使用PCB Router自动布局
第13章 敷铜
13．1 基本概念
13．2 为平面层建立Shape
13．3 分割平面
13．4 分割复杂平面
第14章 布线
14．1 布线的基本原则
14．2 布线的相关命令
14．3 定义布线的格点
14．4 手工布线
14．5 扇出（Fanout By Pick）
14．6 群组布线
14．7 自动布线的准备工作
14．8 自动布线
14．9 控制并编辑线
14．9．1 控制线的长度
14．9．2 差分布线
14．9．3 高速网络布线
14．9．4 45°角布线调整（Miter By Pick）
14．9．5 改善布线的连接
14．10 优化布线（Gloss）
第15章 后处理
15．1 重命名元器件序号
15．2 文字面调整
15．3 回注（Back Annotation）
第16章 加入测试点
16．1 产生测试点
16．2 修改测试点
第17章 PCB加工前的准备工作
17．1 建立丝印层
17．2 建立报告
17．3 建立Artwork文件
17．4 建立钻孔图
17．5 建立钻孔文件
17．6 输出底片文件
17．7 浏览Gerber文件
17．8 在CAM350中检查Gerber文件
第18章 Allegro其他高级功能
18．1 设置过孔的焊盘
18．2 更新元器件封装符号
18．3 Net和Xnet
18．4 技术文件的处理
18．5 设计重用
18．6 DFA检查
18．7 修改env文件
18．8 数据库写保护

前言/序言

序言

Allegro PCB产品是Cadence公司在PCB设计领域的旗舰产品，因其功能强大、易学易用，得到了广大电子工程师的厚爱。

Allegro PCB产品涵盖了完整的PCB设计流程，包括电路图输入、PCB编辑及布线、PCB板级系统电源完整性及信号完整性分析、PCB设计制造分析，以及PCB制造输出等。

电子工程领域的PCB设计有繁有简，Cadence公司为了适应不同的市场需求，分别提供如下3个集成的、从前端到后端的Allegro PCB设计解决方案，帮助用户应对不同的设计要求。

Allegro OrCAD系列：满足主流用户的PCB设计要求。

Allegro L系列：适用于对成本敏感的小规模到中等规模的设计团队，同时具有随着工艺复杂度增加而伸缩的灵活性。

Allegro XL/GXL：满足先进的高速、约束驱动的PCB设计，依托Allegro具有鲜明特点的约束管理器管理解决方案，能够跨设计流程同步管理电气约束，如同一个无缝的过程。

面对日益复杂的高速PCB设计要求，Cadence公司的上述产品包提供的都是一个统一且集成的设计环境，能够让电子工程师从设计周期开始到布线持续解决高速电路设计问题，以提高电子工程师的设计效率。

由于Allegro PCB软件功能强大，本书的作者周润景教授总结了多年的Allegro平台工具教学和使用心得，在结合《Cadence高速电路板设计与仿真—原理图与PCB设计》前5版经验的基础上，针对Cadence Allegro SPB 17.2做出了相应的修订，以PCB物理设计为出发点，围绕Allegro PCB这个集成的设计环境，按照PCB最新的设计流程，通俗易懂地讲解利用Allegro PCB软件实现高速电路设计的方法和技巧。无论是对前端设计开发（原理图设计），还是对PCB板级设计、PCB布线实体的架构，本书都有全面的讲解，极具参考和学习价值。

作为Cadence Allegro/OrCAD在中国的合作伙伴，我向各位推荐此书，可将其作为学习Allegro/ OrCAD的桌面参考书。

北京迪浩永辉科技公司技术经理 王鹏

前言

随着工程技术的电子化、集成化和系统化的迅速发展，电路设计已经进入一个全新的时代，尤其是高速电路设计已成为电子工程技术发展的主流，而Cadence以其强大的功能和高级的绘图效果，逐渐成为PCB设计行业中的主导软件。Cadence完善的集成设计系统和强大的功能符合高速电路设计速度快、容量大、精度高等要求，使它成为PCB设计方面的优秀代表。本书以Cadence公司最新发布的 Allegro SPB 17.2作为开发平台，以实际案例贯穿整个PCB设计开发的全过程，设计思路清晰，更加具有应用性。

最新版Cadence软件在使用制程方面的全新优化和增强，可以使读者在原有基础上进一步提高设计的稳定性，缩短开发周期，完善系统的综合性能。

Allegro SPB 17.2的Pspice支持多核（超过4核），因而在仿真速度方面最高可提升4倍。加强了与用户互动的功能，可通过云存储将设计放到云端。此外，在Team Design、小型化等方面都有很好的改进。Allegro SPB 17.2拥有完整的电子设计解决方案，包含电路设计、功能验证与PCB布局以及众多高效的辅助设计工具。

Allegro SPB 17.2产品线的新功能有助于嵌入式双面及垂直部件的小型化改良，改进时序敏感型物理实现与验证，加快时序闭合，并改进ECAD和机械化CAD（MCAD）协同设计——这些对加快多功能电子产品的开发至关重要。Allegro SPB 17.2对于 OrCAD Capture有更高级的使用环境设定，针对在原理图设计过程中的元器件排序问题，提供了高级排序功能。使用Cadence Download Manager能够自动获取软件更新的相关信息，并可以自动下载和安装软件，用户还可以通过它自行定义更新计划。另外，新版本可以进行XML文件格式的输入和输出，以及ISCF格式和PDF文档的输出。

Allegro SPB 17.2通过自动交互延迟调整（AiDT）加快时序敏感型物理实现。自动交互延迟调整可缩短时间，满足高级标准界面的时序约束，如DDR3等，缩短的程度可达30%～50%。AiDT可帮助用户逐个界面地迅速调整关键高速信号的时间，或将其应用于字节通道级，将PCB上的线路调整时间从数日缩短到几个小时。Allegro SPB 17.2对Padstack Editor进行了全面的改进，简化了设定各种不同Padstack的不必要的步骤。在PCB Editor方面也增加了一些新功能，尤其是针对软硬板结合技术的应用，最新版Allegro SPB 17.2设计平台增强了在圆弧布线方面的调整功能，可在软板布线转角的过程更好地保证与板框弯曲度的一致性。用户可以在Cross Section Editor中定义更多的叠层来满足最终PCB产品中软硬结合板的不同结构。同时，新增的软硬板结合设计中的层间检查使得用户能在设计到制造周期尽早发现问题并解决问题。

本书共18章，由周润景、李艳、任自鑫编著。其中，李艳编写了第1章和第2章；任自鑫编写了第3章和第4章，并对书中的例子做了全面的验证；第5章～第18章由周润景编写。全书由周润景负责统稿。参加本书编写的还有邵绪晨、李楠、邵盟、冯震、刘波、南志贤、崔婧、陈萌、井探亮、丁岩、李志和刘艳珍。

本书的出版得到了北京迪浩永辉科技公司执行董事黄胜利先生、技术经理王鹏先生和电子工业出版社张剑先生的大力支持，也有很多读者提出了宝贵的意见，在此一并表示衷心的感谢！

同时，本书的出版得到了国家自然科学基金项目“高速数字系统的信号与电源完整性联合分析及优化设计”（项目批准号：61161001）的资助。

为便于读者阅读、学习，特提供本书实例下载资源，请访问http://yydz.phei.com.cn 网站，到“资源下载”栏目下载。

由于Cadence公司的PCB工具性能非常强大，不可能通过一本书完成全部内容的详尽介绍，加上时间与水平有限，因此书中难免有不妥之处，还望广大读者批评指正。

编著者

Cadence高速电路板设计与仿真（第6版）――原理图与PCB设计 电子书 下载 mobi epub pdf txt

评分☆☆☆☆☆

作者这本书是第六版，曾经在图书馆借到其2005年出版的版本。主要是绘制电路图方面的操作。不用去网上东找西找教程。

评分☆☆☆☆☆

书有破损 基本没怎么看就退了

评分☆☆☆☆☆

除去邮寄时的包装外，其它事项都很满意。给四分是因为外包装的原因。

评分☆☆☆☆☆

书有破损 基本没怎么看就退了

评分☆☆☆☆☆

除去邮寄时的包装外，其它事项都很满意。给四分是因为外包装的原因。

评分☆☆☆☆☆

除去邮寄时的包装外，其它事项都很满意。给四分是因为外包装的原因。

评分☆☆☆☆☆

作者这本书是第六版，曾经在图书馆借到其2005年出版的版本。主要是绘制电路图方面的操作。不用去网上东找西找教程。

评分☆☆☆☆☆

作者这本书是第六版，曾经在图书馆借到其2005年出版的版本。主要是绘制电路图方面的操作。不用去网上东找西找教程。

评分☆☆☆☆☆

给同事买的

类似图书 点击查看全场最低价