内容简介

全书共8章，包括Verilog HDL、门电路的设计、组合逻辑电路的设计、触发器的设计、时序逻辑电路的设计、存储器的设计、常用EDA软件。数字电路及系统设计都是基于Verilog HDL完成的，每个设计都经过了电子设计自动化（EDA）软件的编译和仿真，或经过EDA试验开发系统平台的验证，确保无误。

作者简介

江国强，桂林电子科技大学信息科技学院，教授，主持编写了《数字逻辑电路技术》、《EDA技术与应用》等多本教材

目录

目 录
第1章 Verilog HDL 9
1．1 Verilog HDL设计模块的基本结构 9
1．1．1 模块端口定义 9
1．1．2 模块内容 10
1．2 Verilog HDL的词法 12
1．2．1 空白符和注释 12
1．2．2 常数 12
1．2．3 字符串 13
1．2．4 关键词 13
1．2．5 标识符 14
1．2．6 操作符 14
1．2．7 Verilog HDL数据对象 17
1．3 Verilog HDL的语句 20
1．3．1 赋值语句 20
1．3．2 条件语句 21
1．3．3 循环语句 23
1．3．4 结构声明语句 24
1．3．5 语句的顺序执行与并行执行 26
1．4 Verilog HDL仿真 26
1．4．1 Verilog HDL仿真支持语句 27
1．4．2 Verilog HDL测试平台软件的设计 31
第2章 门电路的设计 35
2．1 用assign语句设计门电路 35
2．1．1 四-2输入与非门7400的设计 36
2．1．2 六反相器7404的设计 37
2．2 用门级元件例化方式设计门电路 38
2．2．1用元件例化方式设计四-2输入端与非门7400 38
2．2．2 用门级元件例化方式设计六反相器7404 39
2．3 三态输出电路的设计 39
2．3．1 三态输出门的设计 39
2．3．2 集成三态输出缓冲器的设计 41
第3章 组合逻辑电路的设计 44
3．1 算术运算电路的设计 44
3．1．1 一般运算电路的设计 44
3．1．2 集成运算电路的设计 51
3．2 编码器的设计 55
3．2．1 普通编码器的设计 55
3．2．2 集成编码器的设计 59
3．3 译码器的设计 63
3．3．1 4线-10线BCD译码器7442的设计 63
3．3．2 4线-16译码器74154的设计 64
3．3．3 3线-8线译码器74138的设计 66
3．3．4 七段显示译码器7448的设计 67
3．4 数据选择器的设计 69
3．4．1 8选1数据选择器74151的设计 69
3．4．2 双4选1数据选择器74153的设计 71
3．4．3 16选1数据选择器161mux的设计 72
3．4．4 三态输出8选1数据选择器74251的设计 73
3．5 数值比较器的设计 75
3．5．1 4位数值比较器7485的设计 75
3．5．2 8位数值比较器74684的设计 76
3．5．3 带使能控制的8位数值比较器74686的设计 77
3．6 奇偶校验器的设计 78
3．6．1 8位奇偶产生器/校验器74180的设计 79
3．6．2 9位奇偶产生器74280 80
3．7 码转换器的设计 81
3．7．1 BCD编码之间的码转换器的设计 81
3．7．2 数制之间的码转换器的设计 84
3．7．3 明码与密码转换器的设计 88
第4章 触发器的设计 91
4．1 RS触发器的设计 91
4．1．1 基本RS触发器的设计 91
4．1．2 钟控RS触发器的设计 93
4．2 D触发器的设计 94
4．2．1 D锁存器的设计 94
4．2．2 D触发器的设计 94
4．2．3 集成D触发器的设计 95
4．3 JK触发器的设计 96
4．3．1具有置位端的JK触发器7471的设计 96
4．3．2 具有异步复位的JK触发器7472 98
4．3．3 具有异步置位和共用异步复位与时钟的双JK触发器7478的设计 99
第5章 时序逻辑电路的设计 101
5．1 数码寄存器的设计 101
5．1．1 8D锁存器74273的设计 101
5．1．2 8D锁存器（三态输出）CT74373的设计 102
5．2 移位寄存器的设计 103
5．2．1 4位移位寄存器74178的设计 104
5．2．2 双向移位寄存器74194的设计 105
5．3 计数器的设计 106
4．3．1 十进制同步计数器（异步复位）74160的设计 106
5．3．2 4位二进制同步计数器（异步复位）74161的设计 108
5．3．3 4位二进制同步计数器（同步复位）74163的设计 110
5．3．4 4位二进制同步加/减计数器74191的设计 111
5．4 专用数字电路的设计 112
5．4．1 顺序脉冲发生器的设计 112
5．4．2 序列信号发生器的设计 114
5．4．3 伪随机信号发生器的设计 114
5．4．4 序列信号检测器的设计 116
5．4．5 流水灯控制器的设计 117
5．4．6 抢答器的设计 118
5．4．7 串行数据检测器的设计 120
第6章 存储器的设计 124
6．1 RAM的设计 124
6．2 ROM的设计 125
第7章 数字电路系统的设计 128
7．1 数字电路系统的设计方法 128
7．1．1 数字电路系统设计的图形编辑方式 128
7．1．2 用元件例化方式实现系统设计 130
7．2 8位串行加法器的设计 132
7．2．1 基本元件的设计 132
7．2．2 8位串行加法器的顶层设计 135
7．3 24小时计时器的设计 137
7．3．1 2千万分频器的设计 137
7．3．2 60进制分频器的设计 138
7．3．3 24进制分频器的设计 139
7．3．4 24小时计时器的顶层设计 140
7．4 万年历的设计 140
7．4．1 控制器的设计 141
7．4．2 数据选择器mux_4的设计 142
7．4．3 数据选择器mux_16的设计 142
7．4．4年月日计时器的设计 143
7．4．5 万年历的顶层设计 145
7．5 倒计时器的设计 146
7．5．1 控制器contr100_s的设计 146
7．5．2 60进制减法计数器的设计 147
7．5．3 24进制减法计数器的设计 148
7．5．4 100进制减法计数器的设计 149
7．5．5 倒计时器的顶层设计 149
7．6 交通灯控制器的设计 150
7．6．1 100进制减法计数器的设计 151
7．6．2 控制器的设计 151
7．6．3 交通灯控制器的顶层设计 152
7．7 出租车计费器的设计 154
7．7．1 计费器的设计 155
7．7．2 出租车计费器的顶层设计 156
7．8 波形发生器的设计 156
7．8．1 计数器cnt256的设计 157
7．8．2 存储器rom0的设计 158
7．8．3多路选择器mux_1的设计 161
7．8．4 波形发生器的顶层设计 161
7．9 数字电压表的设计 162
7．9．1 分频器clkgen的设计 163
7．9．2 控制器contr_2的设计 163
7．9．3 存储器myrom_dyb的设计 165
7．9．4 数字电压表的顶层设计 168
7．10 8位十进制频率计设计 169
7．10．1 测频控制信号发生器testctl的设计 169
7．10．2 十进制加法计数器cnt10x8的设计 170
7．10．3 8位十进制锁存器reg4x8的设计 172
7．10．4 频率计的顶层设计 172
第8章 常用EDA软件 174
8．1 Quartus II 13．0软件 174
8．1．1 Quartus II软件的主界面 174
8．1．2 Quartus II的图形编辑输入法 175
8．1．3 Quartus II的文本编辑输入法 190
8．1．4 嵌入式逻辑分析仪的使用方法 192
8．1．5 嵌入式锁相环的设计方法 195
8．1．6 设计优化 199
8．1．7 Quartus II的RTL阅读器 200
8．2 ModelSim 202
8．2．1 ModelSim的图形用户交互方式 202
8．2．2 ModelSim的交互命令方式 206
8．2．3 ModelSim的批处理工作方式 208
8．2．4 在Quartus II 13．0中使用ModelSim仿真 209
8．3 基于Matlab/DSP Builder的DSP模块设计 214
8．3．1 设计原理 214
8．3．2 DSP Builder的层次设计 226
8．4 Nios II嵌入式系统开发软件 227
8．4．1 Nios II的硬件开发 227
8．4．2 Qsys系统的编译与下载 232
8．4．3 Nios II嵌入式系统的软件调试 256
8．4．4 Nios II的常用组件与编程 261
8．4．5 基于Nios II的Qsys系统应用 272
主要参考文献 284

前言/序言

在20世纪90年代，国际上电子和计算机技术先进的国家，一直在积极探索新的电子电路设计方法和设计工具，并取得巨大成功。在电子设计技术领域，可编程逻辑器件PLD（Programmable Logic Device）的应用，已得到很好的普及，这些器件为数字系统的设计带来极大的灵活性。该器件可以通过软件编程而对其硬件结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷，极大地改变了传统的数字系统设计方法、设计过程和设计观念。随着可编程逻辑器件集成规模不断扩大、自身功能不断完善，以及计算机辅助设计技术的提高，使现代电子系统设计领域的电子设计自动化EDA（Electronic Design Automation）技术应运而生。传统的数字电路设计模式，如利用卡诺图的逻辑化简手段、布尔方程表达式设计方法和相应的中小规模集成电路的堆砌技术正在迅速地退出历史舞台。

本书是基于硬件描述语言HDL（Hardware Description Language）编写的。目前，国际最流行的、并成为（美国）电机及电子工程师学会IEEE（Institute of Electrical and Electronics Engineers）标准的两种硬件描述语言是VHDL和Verilog HDL，两种HDL各具特色。但Verilog HDL是在C语言的基础上演化而来的，只要具有C语言的编程基础，就很容易学会并掌握这种语言，而且国内外90%的电子公司都把Verilog HDL作为企业标准设计语言，因此本书以Verilog HDL作为数字电路与系统的设计工具。

本书共8章，首先介绍Verilog HDL，然后介绍基于Verilog HDL的常用数字电路和一些专用数字电路的设计。所谓常用数字电路是指用途比较广泛并形成集成电路产品的电路，例如TTL系列和CMOS系列的集成电路产品。专用数字电路是指具有特定功能的电路，例如序列序号发生器、序列序号检测器等，但它们没有现成的集成电路产品。另外还介绍了一些通俗易懂的数字系统设计和一些常用的EDA软件。

第1章Verilog HDL，介绍Verilog HDL的语法规则、语句和仿真方法，为基于Verilog HDL的数字电路及系统的设计打下基础。

第2章门电路的设计，介绍普通门、三态输出门和三态驱动门的设计。

第3章组合逻辑电路的设计，介绍算术运算电路、编码器、译码器、数据选择器、数据比较器、奇偶校验器和码转换器等组合逻辑电路的设计。

第4章触发器的设计，介绍基本RS触发器、钟控RS触发器、D触发器和JK触发器的设计。

第5章时序逻辑电路的设计，介绍数码寄存器、移位寄存器和计数器等常用时序逻辑电路的设计，还介绍顺序脉冲发生器、序列序号发生器，伪随机信号发生器、序列序号检测器、码转换器和串行数据检测器等专用数字电路的设计。

第6章存储器的设计，介绍只读存储器ROM和随机存储器RAM的设计。

第7章数字系统设计，首先介绍数字系统的设计方法，然后介绍串行加法器、24小时计时器、万年历、倒计时器、交通灯控制器、出租车计费器、波形发生器、数字电压表和数字频率计等系统电路的设计。

第8章常用EDA软件，介绍Quartus II 13.0、ModelSim、Matlab/DSP Builder和Nios II等常用的EDA软件，供读者在数字电路及系统设计时参考。

本书中的所有Verilog HDL程序都经过美国Altera公司的Quartus II软件的编译和仿真，或经过EDA试验开发系统平台验证，确保无误。为了使读者看清楚仿真结果，大部分设计的仿真结果用Quartus II 9.0版本软件中的自带仿真工具（Waveform Editor）或Quartus II 13.0版本软件中的大学计划仿真工具（university program vwf）实现的。

本书由桂林电子科技大学江国强教授编著，如有不足之处，恳请读者指正。

E-mail：hmjgq@guet.edu.cn

地 址：桂林电子科技大学（541004）

电 话：（0773）5601095，13977393225