《Verilog HDL數字集成電路設計原理與應用（第二版）》學習指導和實驗例程 pdf epub mobi txt 電子書 下載 2025

簡體網頁||繁體網頁

☆☆☆☆☆

蔡覺平 編

齣版社： 西安電子科技大學齣版社

ISBN：9787560641768

版次：1

商品編碼：12056372

包裝：平裝

開本：16開

齣版時間：2016-10-01

頁數：272

字數：272000

正文語種：中文

內容簡介

　　本書結閤“十二五”普通高等教育本科國傢級規劃教材《Verilog HDL 數字集成電路設計原理與應用(第二版)》(蔡覺平等，西安電子科技大學齣版社，2016)，以習題和實驗例程的方式，對采用Verilog HDL的數字集成電路和FPGA設計方法進行瞭介紹，同時對教材中的課後習題也一一給予瞭解答。書中實驗例程多，可綜閤和測試針對性強，且大部分內容來源於工程案例，通過對理論教學的歸納和總結，進一步加強瞭設計的可參考性，因此，本書主要用於Verilog HDL數字集成電路的實驗教學中。
　　本書可作為研究生和本科生的實驗教材，也可作為數字集成電路設計工程師的參考書。

目錄

第1章 Verilog HDL數字集成電路設計方法概述 1
1.1 數字集成電路的發展和設計方法的演變 1
1.2 硬件描述語言 1
1.3 Verilog HDL的發展和國際標準 2
1.4 Verilog HDL和VHDL 2
1.5 Verilog HDL在數字集成電路設計中的優點 3
1.6 功能模塊的可重用性 3
1.7 IP核和知識産權保護 4
1.8 Verilog HDL在數字集成電路設計流程中的作用 4
教材思考題和習題解答 4

第2章 Verilog HDL基礎知識 7
2.1 Verilog HDL的語言要素 7
2.2 數據類型 8
2.3 運算符 8
2.4 模塊 13
教材思考題和習題解答 14

第3章 Verilog HDL程序設計語句和描述方式 16
3.1 數據流建模 16
3.2 行為級建模 21
3.3 結構化建模 30
教材思考題和習題解答 37

第4章 Verilog HDL數字邏輯電路設計方法 43
4.1 Verilog HDL的設計思想和可綜閤特性 43
4.2 組閤電路的設計 50
4.2.1 數字加法器 50
4.2.2 數據比較器 50
4.2.3 數據選擇器 53
4.2.4 數字編碼器 54
4.2.5 數字譯碼器 56
4.2.6 奇偶校驗器 59
*4.2.7 其它類型的組閤電路 59
4.3 時序電路的設計 62
4.3.1 觸發器 62
4.3.2 計數器 64
4.3.3 移位寄存器 72
4.3.4 序列信號發生器 74
*4.3.5 分頻器 77
4.4 有限同步狀態機 80
教材思考題和習題解答 89

第5章 仿真驗證與Testbench編寫 97
5.1 Verilog HDL電路仿真和驗證概述 97
5.2 Verilog HDL測試程序設計基礎 98
5.2.1 組閤邏輯電路仿真環境 98
5.2.2 時序邏輯電路仿真環境 103
5.3 與仿真相關的係統任務 106
5.3.1 $display和$write 106
5.3.2 $monitor和$strobe 107
5.3.3 $time和 $realtime 109
5.3.4 $finish和 $stop 110
5.3.5 $readmemh和$readmemb 111
5.3.6 $random 112
5.4 信號時間賦值語句 114
5.4.1 時間延遲的描述形式 114
5.4.2 邊沿觸發事件控製 118
5.4.3 電平敏感事件控製 119
5.5 任務和函數 120
5.5.1 任務(task) 120
5.5.2 函數(function) 122
5.5.3 任務與函數的區彆 123
5.6 典型測試嚮量的設計 126
5.6.1 變量初始化 126
5.6.2 數據信號測試嚮量的産生 126
5.6.3 時鍾信號測試嚮量的産生 127
5.6.4 總綫信號測試嚮量的産生 129
5.7 用戶自定義元件模型 132
5.7.1 組閤電路UDP元件 132
5.7.2 時序電路UDP元件 133
5.8 基本門級元件和模塊的延時建模 134
5.8.1 門級延時建模 134
5.8.2 模塊延時建模 135
5.8.3 與時序檢查相關的係統任務 137
5.9 編譯預處理語句 141
5.10 Verilog HDL測試方法簡介 141
教材思考題和習題解答 141

第6章 Verilog HDL高級程序設計舉例 151
6.1 Verilog HDL典型電路設計 151
6.1.1 嚮量乘法器 151
6.1.2 除法器 152
6.1.3 相關器 155
6.1.4 鍵盤掃描程序 155
6.1.5 查找錶矩陣運算 157
6.1.6 巴剋碼相關器設計 158
6.1.7 數字頻率計 161
6.1.8 簡易微處理器的設計 166
*6.2 FPGA與DSP外部拓展接口(XINTF)通信舉例 168
*6.3 FPGA從ADC采集數據舉例 181
*6.4 FPGA最大功耗測試 190
教材思考題和習題解答 191

第7章 仿真測試工具和綜閤工具 219
教材思考題和習題解答 246

附錄 模擬試題 252
模擬試題(一) 252
模擬試題(二) 254
模擬試題(三) 257
模擬試題(四) 260

參考文獻 262

前言/序言

本書與“十二五”普通高等教育本科國傢級規劃教材《Verilog HDL 數字集成電路設計原理與應用(第二版)》(蔡覺平，西安電子科技大學齣版社，2016)相配套，主要用於Verilog HDL的上機實驗，是相關課程理論教學的補充。本書通過對比性例程，對Verilog HDL基本語法和設計規則進行瞭詳細的分析，給齣瞭大量數字集成電路基本電路的設計例程和一些具有典型特點的中小規模數字集成電路實例，有助於讀者對Verilog HDL的學習。
此外，為瞭擴大設計的可參考性，在配套教材的基礎上，增加瞭一些相關的例程(以 *標示的內容)，以提高讀者靈活運用該語言的能力。
十分感謝對於本書的齣版作齣貢獻的老師和學生們。感謝湘潭大學黃嵩人教授、西安交通大學張鴻教授、北京工業大學侯立剛教授、西北工業大學張盛兵教授對本書提齣的建設性意見；感謝馬原、徐維佳、宋喆喆、同亞娜和溫凱林等同學在集成電路設計流程過程、代碼質量評估等方麵大量的實際工作；感謝課題組其他同學對於本書齣版所作齣的努力。
本書共分7章，由蔡覺平統稿，馮必先完成瞭第1～4章的內容和程序驗證，翁靜純完成瞭第5～7章的內容和程序驗證，國際留學生阮文長和王科完成瞭部分程序的驗證工作。
希望本書的齣版，能為緻力於集成電路設計的同學和工程師提供幫助。

編著者
2016年4月

評分☆☆☆☆☆

good

評分☆☆☆☆☆

，

評分☆☆☆☆☆

速度快，但是書破瞭?

評分☆☆☆☆☆

速度快，但是書破瞭?

評分☆☆☆☆☆

公司讓買的書，不錯啊

評分☆☆☆☆☆

湊單買的，看看還行，應該是正版。

評分☆☆☆☆☆

包裝很爛，感覺一般，不是很值得推薦

評分☆☆☆☆☆

速度快，但是書破瞭?

評分☆☆☆☆☆

一直在京東購書，速度快，書也是正版