編輯推薦

著眼工程設計，精解設計實例；分解實現步驟，注重實現細節；完整仿真測試，詳細性能分析；提供完整代碼，迅速提升實力。

內容簡介

本書從工程應用的角度詳細闡述鎖相環技術的工作原理，利用MATLAB及System View仿真工具軟件討論典型電路的工作過程。以Altera公司的FPGA為開發平颱，以Verilog HDL語言為開發工具，詳細闡述鎖相環技術的FPGA實現原理、結構、方法，以及仿真測試過程和具體技術細節，主要包括設計平颱及開發環境介紹、鎖相環跟蹤相位的原理、FPGA實現數字信號處理基礎、鎖相環路模型、一階環路的FPGA實現、環路濾波器與鎖相環特性、二階環路的FPGA實現、鎖相環路性能分析、鎖相測速測距的FPGA實現。

作者簡介

杜勇，男，高級工程師，1976年生，碩士學位，畢業於國防科技大學，現工作於酒泉衛星發射中心。承擔的項目共計4項，主要方嚮為無綫通信技術的設計與實現，均為項目負責人，主要承擔項目總體方案設計、核心算法設計及FPGA實現、硬件電路闆的設計等工作。

目錄

第1章 設計環境及開發平颱介紹 1
1．1 FPGA基礎知識 2
1．1．1 基本概念及發展曆程 2
1．1．2 FPGA的結構和工作原理 4
1．1．3 FPGA在數字信號處理中的應用 12
1．2 Altera器件簡介 12
1．3 Verilog HDL語言簡介 15
1．3．1 HDL語言簡介 15
1．3．2 Verilog HDL語言特點 16
1．3．3 Verilog HDL程序結構 17
1．4 Quartus II開發套件 18
1．4．1 Quartus II開發套件簡介 18
1．4．2 Quartus II軟件的用戶界麵 19
1．5 ModelSim仿真軟件 22
1．6 MATLAB軟件 24
1．6．1 MATLAB軟件介紹 24
1．6．2 MATLAB工作界麵 24
1．6．3 MATLAB的特點及優勢 25
1．6．4 MATLAB與Quartus的數據交互 27
1．7 SystemView軟件 28
1．7．1 SystemView簡介 28
1．7．2 SystemView工作界麵 29
1．8 小結―欲善其事先利其器 32
第2章 FPGA數字信號處理基礎 33
2．1 FPGA中數的錶示 34
2．1．1 萊布尼茲與二進製 34
2．1．2 定點數錶示 35
2．1．3 浮點數錶示 36
2．2 FPGA中數的運算 40
2．2．1 加/減法運算 40
2．2．2 乘法運算 43
2．2．3 除法運算 44
2．2．4 有效數據位的計算 44
2．3 有限字長效應 47
2．3．1 字長效應的産生因素 47
2．3．2 A/D轉換的字長效應 48
2．3．3 係統運算中的字長效應 49
2．4 FPGA中的常用處理模塊 51
2．4．1 加法器模塊 51
2．4．2 乘法器模塊 53
2．4．3 除法器模塊 56
2．4．4 浮點運算模塊 57
2．5 小結―四個過橋人 59
第3章 鎖相環為什麼能夠跟蹤相位 61
3．1 鎖相環的組成 62
3．1．1 關注信號的相位分量 62
3．1．2 VCO是一個積分器件 63
3．1．3 正弦鑒相器還是餘弦鑒相器 65
3．1．4 環路濾波器的作用 68
3．2 從負反饋電路理解鎖相環 69
3．2．1 反饋電路的概念 69
3．2．2 負反饋電路的控製作用 70
3．2．3 鎖相環與基本負反饋電路的區彆 71
3．2．4 分析鎖相環的工作狀態 72
3．3 最簡單的鎖相環 73
3．3．1 一階鎖相環的SystemView模型 73
3．3．2 確定VCO輸齣的同相支路 74
3．4 鎖相環的基本性能參數 77
3．4．1 捕獲及跟蹤過程 77
3．4．2 環路的基本性能要求 78
3．5 分析一階環的基本參數 79
3．5．1 數學方法求解一階環 79
3．5．2 圖解法分析一階環工作過程 81
3．5．3 工程設計與理論分析的差異 82
3．5．4 遺忘的參數――鑒相濾波器截止頻率 85
3．6 小結――韆條路與磨豆腐 87
第4章 一階鎖相環的FPGA實現 89
4．1 一階環的數字化模型 90
4．1．1 工程實例需求 90
4．1．2 數字鑒相器 91
4．1．3 數控振蕩器 92
4．1．4 計算環路增益 94
4．2 數字鑒相濾波器設計 95
4．2．1 FIR與IIR濾波器 95
4．2．2 MATLAB濾波器函數 97
4．2．3 FIR濾波器的MATLAB設計 100
4．2．4 量化濾波器係數 102
4．3 Verilog HDL代碼風格 105
4．3．1 文件接口聲明 105
4．3．2 變量的命名方式 106
4．3．3 模塊對齊方式 106
4．3．4 阻塞賦值和非阻塞賦值 107
4．3．5 注釋語句 107
4．4 一階環的Verilog HDL設計 108
4．4．1 新建FPGA工程 108
4．4．2 數字乘法器設計 110
4．4．3 低通濾波器設計 112
4．4．4 數控振蕩器設計 115
4．4．5 頂層文件設計 115
4．5 一階環的ModelSim仿真測試 119
4．5．1 MATLAB生成測試數據 119
4．5．2 編寫測試激勵文件 120
4．5．3 環路為什麼不能鎖定 122
4．5．4 繼續仿真分析環路性能 125
4．6 小結―科學的方法 127
第5章 從綫性方程到環路模型 129
5．1 綫性時不變係統 130
5．1．1 綫性係統的概念 130
5．1．2 時不變係統的概念 132
5．1．3 為什麼研究綫性時不變係統 132
5．2 信號的綫性分解 133
5．2．1 信號的常用分解方法 133
5．2．2 分析的化身―歐拉 135
5．2．3 “e”是一個函數的極限 137
5．2．4 泰勒、麥剋勞林與牛頓 139
5．2．5 上帝創造的公式―歐拉公式 141
5．3 從傅裏葉級數到Z變換 142
5．3．1 溫室效應的發現者―傅裏葉 142
5．3．2 傅裏葉級數是一篇美妙的樂章 143
5．3．3 負頻率信號是什麼信號？ 147
5．3．4 傅氏變換與拉氏變換 151
5．3．5 Z變換―離散時間係統分析工具 153
5．3．6 如何判斷係統是否穩定 156
5．4 鎖相環路的模型 158
5．5 小結―喬布斯的演講 160
第6章 環路濾波器決定鎖相環特性 163
6．1 最簡單的環路濾波器―RC濾波器 164
6．1．1 RC低通濾波器的頻率特性 164
6．1．2 二階環路的傳輸函數 166
6．2 迴顧二階綫性電路 167
6．2．1 二階綫性電路與鎖相環 167
6．2．2 固有振蕩頻率與阻尼係數 168
6．2．3 單位階躍信號的響應分析 169
6．3 RC濾波器二階環的SystemView仿真 172
6．3．1 RC濾波器鎖相環路模型 172
6．3．2 鎖定狀態與阻尼係數的仿真 174
6．4 反饋環路的穩定性分析 177
6．4．1 係統穩定與鎖相環穩定的關係 177
6．4．2 頻率特性與環路的穩定性關係 177
6．4．3 伯德圖分析方法 179
6．4．4 伯德圖分析RC二階環路的穩定性 180
6．4．5 二階環路的相位滯後是如何産生的 181
6．4．6 鑒相濾波器的影響 182
6．5 無源比例積分濾波器 184
6．5．1 頻率特性 184
6．5．2 環路的傳輸函數 185
6．5．3 環路穩定性分析及參數設計 186
6．5．4 環路的SystemView仿真 188
6．6 有源比例積分濾波器 189
6．6．1 頻率特性 189
6．6．2 環路的傳輸函數 191
6．6．3 環路穩定性分析及參數設計 193
6．6．4 環路的SystemView仿真 194
6．6．5 為什麼穩態相差可以為零 196
6．7 小結―世界上最容易的事 198
第7章 二階環的FPGA實現 199
7．1 依據模擬環設計數字環 200
7．1．1 從模擬到數字――雙綫性變換 200
7．1．2 環路濾波器的數字化 202
7．1．3 理想二階環的參數設計 203
7．1．4 理想二階環的Verilog HDL設計 205
7．2 FPGA實現後的仿真測試 208
7．2．1 環路增益對鎖定性能的影響 208
7．2．2 頻差對鎖定性能的影響 210
7．2．3 環路捕獲範圍測試 211
7．3 理想二階環的數字化 213
7．3．1 NCO的數字化模型 213
7．3．2 環路的數字化模型 214
7．4 模擬與數字環路的關聯 215
7．4．1 確定環路濾波器係數 215
7．4．2 增益與環路濾波器係數的關係 216
7．4．3 兩種係數計算方法比較 216
7．5 小結―芝諾與莊子的哲學 217
第8章 鎖相環的性能分析 219
8．1 捕獲性能 220
8．1．1 捕獲過程 220
8．1．2 捕獲帶與捕獲時間 221
8．1．3 輔助捕獲方法 222
8．2 跟蹤性能 224
8．2．1 環路的穩態相差 224
8．2．2 環路的頻率特性 225
8．2．3 調製跟蹤與載波跟蹤 228
8．2．4 兩種跟蹤方式的SystemView仿真 229
8．3 噪聲性能 237
8．3．1 噪聲情況下的環路模型 237
8．3．2 輸齣相位噪聲方差 240
8．3．3 環路噪聲帶寬 241
8．3．4 環路信噪比 242
8．4 理想二階環設計公式 244
8．5 小結―興趣是最好的老師 245
第9章 鎖相環解調PSK信號的FPGA實現 247
9．1 PSK調製解調原理 248
9．1．1 PSK調製原理及信號特徵 248
9．1．2 PSK信號的MATLAB仿真 249
9．1．3 鎖相環解調PSK原理 252
9．2 鎖相環路解調參數設計 254
9．2．1 總體性能參數設計 254
9．2．2 下變頻乘法器設計 256
9．2．3 下變頻低通濾波器設計 257
9．2．4 鑒相乘法器設計 259
9．2．5 數控振蕩器設計 260
9．2．6 環路濾波器設計 261
9．3 鎖相解調環的Verilog設計 262
9．3．1 頂層文件的Verilog設計 262
9．3．2 鑒相器的Verilog設計 264
9．3．3 環路濾波器的Verilog設計 265
9．4 鎖相解調環的仿真測試 266
9．4．1 環路捕獲範圍測試 266
9．4．2 NCO更新周期對環路增益的影響 267
9．5 小結―漁王的兒子 272
參考文獻 274

前言/序言

為什麼要寫這本書

1965年，英特爾聯閤創始人戈登?摩爾（Gordon Moore）預測，計算機芯片的處理能力每兩年就會翻一番。盡管已經過去50多年，摩爾定律仍然有效。半導體行業的發展速度，以及摩爾定律的精準性預測一度連摩爾本人都感到無比驚奇！

2015年6月１日，英特爾宣布將以每股54美元的價格收購Altera，以此計算，此交易總價將達到167億美元，創造瞭英特爾並購曆史上金額最大的紀錄。一時間，傳聞四起，業內專傢和媒體開始討論，FPGA計算機是否將成為可能？

無論你是否願意，隻要從事的是與電子及信息處理相關的行業，FPGA的地位已顯得越來越重要，它已成為電子行業的基本設計平颱之一！

無論多麼高大上的技術，工程師要能夠熟練應用到自己的工程項目中，都必須深入瞭解每一個技術實現細節。所謂“九層之颱，起於壘土；閤抱之木，生於毫末”。對於繁雜的技術實現方法，“各個擊破”是有效學習應用的不二法門。

自作者於4年前開始陸續齣版數字通信技術的FPGA實現相關著作以來，通過郵件或博客的方式收到瞭廣大讀者的很多反饋意見。一些讀者直接通過郵件告知書中的內容對工作中提供的直接或間接的幫助；一些讀者提齣瞭很多中肯的、有建設性的意見和建議；更多的讀者通過郵件或博客交流書中的相關設計問題。歸納起來，不少讀者的問題集中在數字鎖相環技術的設計及實現方麵。在前幾本著作中，限於書中內容編排，對通信係統中最睏難的鎖相環技術闡述得還不夠係統全麵。目前市場上講解鎖相環技術的圖書，主要集中在講解鎖相環的基本工作原理，或介紹一些專門的鎖相環集成芯片，因此，將鎖相環的工作原理與FPGA實現結閤起來討論，顯得十分必要。

作者在寫作本書的過程中，兼顧鎖相環技術的理論，以及工程設計過程的完整性，重點突齣FPGA設計方法、結構、實現細節，以及仿真測試方法。在講解理論知識的時候，結閤SystemView、MATLAB軟件仿真實例，重點從工程應用的角度進行介紹，主要介紹工程設計時必須掌握和理解的知識點，便於讀者盡快地找到理論與工程實現之間的結閤點。在講解實例的FPGA實現時，不僅對所有實例給齣瞭完整的程序代碼，並且從思路和結構上進行瞭詳細的分析和說明。根據作者的理解，針對一些似是而非的概念，結閤工程實例的仿真測試加以闡述，希望能對讀者提供更多有用的參考。相信讀者按照書中講解的步驟完成一個個工程實例時，會逐步感覺到理論與工程實現之間完美結閤的暢快。隨著讀者掌握的工程實現技能的提高，對鎖相環理論知識的理解也必將越來越深刻，當重新閱讀以前學過的原理時，頭腦裏就更容易構建起理論知識與工程實踐之間的橋梁。

本書的內容安排

第1章首先介紹瞭FPGA的基本知識，以及Ａltera公司的主要器件。本章在介紹瞭FPGA的發展曆程、結構及工作原理等基本知識後，對本書所用到的設計語言及工具軟件進行瞭簡要介紹，主要包括Verilog HDL語言、Quartus II、MATLAB和SystemView軟件。所謂“工欲善其事，必先利其器”。之所以說是簡要介紹，因為這些開發工具本身的功能十分強大，每一種工具都有種類繁多的專門著述進行闡述。隨著工程師設計經驗的積纍，設計水平的提高，越能更全麵地掌握設計工具的特點，從而更好地發揮設計工具的性能，以最小的代價設計齣理想的産品。好比一把寶劍，隻有握在高手的手中纔能發揮齣最大的威力。

第2章介紹瞭FPGA數字信號處理基礎知識。數字信號在FPGA等硬件係統中實現時，因受寄存器長度的限製，不可避免地會産生有效字長效應。設計工程師必須瞭解字長效應對數字係統可能帶來的影響，並在實際設計中通過仿真來確定最終的量化位數、寄存器長度等內容。本章在詳細分析瞭字長效應在FPGA設計中的影響後，對幾種常用的運算模塊IP核進行介紹，討論瞭各IP核控製參數的設置方法。IP核在FPGA設計中的應用十分普遍，尤其是在數字濾波器等信號處理領域，采用設計工具提供的IP核進行設計，不僅可以提高設計效率，而且可以保證設計的性能。

第3章從鎖相環的組成講起，深入細緻地探討鎖相環關注的信號特性，全麵闡述VCO和乘法鑒相器的工作方式。隨後藉用最簡單的反饋電路等基礎知識，逐步揭開鎖相環跟蹤信號相位的神秘麵紗。最後通過SystemView軟件工具，詳細仿真分析瞭一階鎖相環的工作過程，全方位地瞭解鎖相環的工作機理。

第4章討論瞭一階鎖相環的FPGA實現方法。根據作者的學習經驗，這個階段最期望的一定不是再去理解什麼原理公式，學習什麼方法思路。好比初次接觸到羽毛球時，在網上看瞭一段中規中矩的教學視頻，又剛好買迴一支炫麗的球拍，走進球場，實在沒有心情再聽老師講什麼揮拍動作和擊球技巧，隻想痛痛快快地上球場打上幾拍瞭。這一章，我們將完成一個完整的一階鎖相環電路的FPGA設計及仿真測試過程。

第5章又迴到理論知識上來。學習的過程通常是學習（理論）—實踐（工程）—學習（理論）—實踐（工程）的循環反復過程，每一次循環都會帶來一次提高。前幾章，我們主要從環路基本概念的角度，對環路進行瞭分析和仿真，從而初步建立起對鎖相環路工作機理的認識。要深入研究鎖相環技術，必須建立環路的係統模型，而後采用數學方法對模型進行精確的分析。這一章我們從最基本的綫性時不變係統知識開始，逐步建立起鎖相環路的數學模型，為後續的分析打下堅實的基礎。在建立模型的過程中，我們會發現，所有的知識，所有的公式其實都是在大學的一些基礎課程中學習過的。

第6章深入討論鎖相環中最關鍵的組成電路—環路濾波器。我們從最簡單的環路濾波器—RC低通濾波器開始，逐步理解環路濾波器對鎖相環路性能的決定性作用，並引齣本書所研究的重點—由有源積分濾波器組成的理想二階環路。為瞭直觀說明環路濾波器對鎖相環路性能的影響，以及鎖相環路參數的設計方法，我們再次采用SystemView搭建瞭鎖相環路模型，並通過翔實的仿真數據來說明一些看似深奧的理論知識。

第7章開始討論工程上應用最多的理想二階環路的FPGA實現。前兩章講瞭一大堆枯燥的鎖相環原理，本質是說理想二階環具有相當優異的性能。我們在第4章已經對一階鎖相環的FPGA實現進行瞭詳細的討論，有瞭前麵章節的基礎，就可以開始設計二階環的FPGA電路瞭，並且要通過FPGA設計後的仿真來驗證理論的正確性。二階鎖相環路相比一階環路來講，僅僅是多瞭一個環路濾波器。正是這個環路濾波器，尤其是理想環路濾波器，極大地改善瞭鎖相環路的性能。當我們深刻理解瞭環路的工作原理，並動手設計齣傳說中的理想二階鎖相環電路時，會發現整個設計過程原來如此！

第8章再次迴過頭來，靜心研究前麵設計過程中還沒有解決的一些問題。經過第7章的學習，我們已經可以完成一個完整的理想二階鎖相環路的設計。但在設計過程中，仍有一些參數的取值沒有明確的依據，例如環路的固有振蕩頻率ωn該如何取值？環路的捕獲帶寬與捕獲時間如何設計？當環路中存在噪聲時（前麵章節的設計都還沒有涉及這個問題，但噪聲又是電子係統中無法避免的），又該如何設計並計算環路的抗乾擾性能呢？因此，在完成數字二階環的FPGA初步設計之後，我們需要再迴過頭來更深入分析一下鎖相環路性能，最終找到鎖相環路參數的設計依據。

第9章是應用鎖相環實現信號解調的一個完整的工程應用實例。經過前麵章節的討論，我們對鎖相環的理論知識、仿真、設計及FPGA實現都有瞭比較充分的認識。在無綫通信技術中，在接收端，應用鎖相環獲取相乾載波是最為廣泛的應用之一。本章以鎖相環解調PSK調製信號為例，應用前麵章節討論得齣的結論，完整地給齣鎖相環的參數設計、仿真測試，以及FPGA實現過程。

關於FPGA開發環境的說明

眾所周知，目前兩大廠商Xilinx和Altera的産品占據全球90%以上的FPGA市場。可以說，在一定程度上正是由於兩傢FPGA公司的相互競爭態勢，有力地推動瞭FPGA技術的不斷發展。雖然 鎖相環技術原理及FPGA實現 下載 mobi epub pdf txt 電子書

不錯不錯不不錯，此物物美又價廉。

大概翻瞭翻，寫的還可以，等仔細看瞭再說。。。

活動價格，十分實惠。

搞活動買的，工作上有需要用到。再

大概翻瞭翻，寫的還可以，等仔細看瞭再說。。。

用瞭感覺實惠價格便宜

剛好需要這方麵的知識，買來學習。

不錯！

很好