基本信息

書名:嵌入式高速串行總綫技術——基於FPGA實現與應用

定價：68.00元

售價：49.6元,便宜18.4元,摺扣72

作者:張峰

齣版社：電子工業齣版社

齣版日期：2016-11-01

ISBN：9787121302794

字數：

頁碼：

版次：1

裝幀：平裝-膠訂

開本：16開

商品重量：0.4kg

編輯推薦

內容提要

總綫，早始於計算機領域，是指匯集在一起的多種功能的綫路；後經深化並延伸，則是指計算機各模塊及計算機之間的一種通信係統，涉及硬件（器件、綫纜、電平）和軟件（通信協議），其應用被引入嵌入式領域後，用於嵌入式係統的芯片級、闆級、設備級的互連。本書主要涉及嵌入式係統中的高速串行總綫技術，傳輸速率在Gbps量級。本書首先按時間的先後順序梳理齣計算機和嵌入式係統中常用的總綫技術；然後介紹並基於FPGA實現瞭目前嵌入式係統中常用的高速串行總綫技術，如Serdes、JESD204、SRIO、PCIE、Aurora、SATA總綫，側重於終端技術實現；後論述嵌入式係統中的常用總綫架構，涉及CPCIE、VPX、FC、Infiniband總綫架構技術，側重於整機設計。

目錄

目 錄
篇 計算機和嵌入式係統中常用總綫的發展曆程及趨勢
章 總綫的發展曆程及後續趨勢3
1.1 總綫的齣現及定義3
1.2 PC總綫的發展5
1.2.1 ISA總綫6
1.2.2 PCI/PCI-X總綫7
1.2.3 PCIE總綫9
1.2.4 ATA/SATA——麵嚮存儲的高速總綫10
1.3 嵌入式係統總綫的發展12
1.3.1 嵌入式係統的齣現12
1.3.2 PC104總綫——ISA總綫的嵌入式係統應用13
1.3.3 Compact PCI總綫——PCI總綫的嵌入式應用15
1.3.4 Compact PCIE架構及其在嵌入式的應用18
1.3.5 SRIO總綫——嵌入式係統的多處理器間互連19
1.3.6 JESD204總綫——麵嚮ADC、DAC的串行通信總綫結構21
1.3.7 FC標準——通道技術與網絡技術的結閤22
1.3.8 VPX架構——嵌入式串行總綫的集大成者23
1.4 總綫領域三次革命成因與效能分析25
1.5 高速串行總綫技術的優點及共同點分析28
1.6 高速串行總綫的後續發展方嚮29
1.6.1 速率繼續提升30
1.6.2 采用多階電平傳輸30
1.6.3 激光通信可行性及其小型化考慮31
1.6.4 延伸閱讀——激光通信代替微波通信32
1.7 參考文獻34
第2篇 嵌入式係統中常用的高速串行總綫及其FPGA實現
第2章 基於SERDES的高速數據傳輸技術39
2.1 SERDES技術簡介39
2.2 SERDES物理層——LVDS電平概述40
2.3 基於FPGA的SERDES傳輸技術概述42
2.3.1 FPGA對LVDS電平的支持42
2.3.2 FPGA內部的並/串轉換原語結構OSERDESE2/ISERDESE243
2.3.3 基於SERDES原語的傳輸速率分析44
2.4 基於FPGA實現SERDES原語的高速數據傳輸45
2.4.1 SERDES發送端設計——設置OSERDESE2相關參數45
2.4.2 SERDES接收端設計——配置ISERDESE2的相關參數54
2.4.3 實現SERDES通信功能59
2.5 延伸閱讀——FPGA時序優化以及自適應延時調整的SERDES傳輸技術61
2.5.1 時鍾位置優化——減少由時鍾位置造成的延時61
2.5.2 時序優化——OFFSET約束63
2.5.3 時序優化——MAXSKEW約束64
2.5.4 基於Idelay的延時調整技術64
2.5.5 基於Idelay的自適應動態延時調整技術66
2.6 小結67
2.7 延伸閱讀——後起之秀：Xilinx公司及其FPGA67
2.8 參考文獻69
第3章 基於JESD204協議的ADC、DAC數據傳輸71
3.1 JESD204協議概述71
3.2 JESD204協議分析74
3.2.1 JESD204物理層分析74
3.2.2 幀填充76
3.2.3 8B/10B編/解碼77
3.2.4 加/解擾碼（Scrambling/De-Scrambling）79
3.2.5 JESD204協議接收狀態機分析80
3.3 基於GTX實現JESD204協議82
3.3.1 可行性分析——物理層規範兼容83
3.3.2 物理層GTX結構分析83
3.3.3 基於GTX的JESD204協議功能模塊構建88
3.3.4 JESD204協議若乾技術點分析99
3.4 小結104
3.5 參考文獻104
第4章 基於SRIO總綫的高速通信結構105
4.1 SRIO總綫——麵嚮嵌入式係統互連105
4.1.1 嵌入式總綫與PC總綫應用分道揚鑣105
4.1.2 SRIO技術針對嵌入式係統互連107
4.1.3 SRIO VS PCIE VS Ether VS Others108
4.2 SRIO協議分析110
4.2.1 SRIO協議層次結構110
4.2.2 SRIO物理層規範111
4.2.3 數據包及操作類型113
4.2.4 鏈路同步115
4.2.5 鏈路編碼115
4.2.6 配置空間117
4.3 基於SRIO總綫的點對點通信功能實現117
4.3.1 創建SRIO工程118
4.3.2 SRIO工程結構分析126
4.3.3 SRIO點對點通信的關鍵技術分析及實現128
4.3.4 SRIO IP核點對點通信功能測試130
4.4 基於SRIO總綫的交換結構通信功能實現131
4.4.1 基於SRIO總綫的交換結構概述131
4.4.2 SRIO交換芯片80HCPS1616簡介131
4.4.3 SRIO交換芯片80HCPS1616配置133
4.4.4 80HCPS1616的I2C配置接口137
4.4.5 Maintenance幀配置SRIO交換芯片139
4.4.6 SRIO交換結構的通信性能測試142
4.5 小結144
4.6 延伸閱讀——串行總綫技術再提速，從信息不確定性說起145
4.7 參考文獻146
第5章 基於PCIE總綫的高速數據傳輸技術149
5.1 PCIE總綫概述149
5.2 PCIE協議分析151
5.2.1 PCIE 拓撲結構151
5.2.2 PCIE分層結構151
5.2.3 PCIE鏈路編碼與擾碼153
5.2.4 PCIE 地址空間與事務類型153
5.2.5 延伸閱讀——PCIE總綫鏈路同步154
5.3 基於PCIE協議的點對點通信功能實現157
5.3.1 FPGA內嵌PCIE硬核簡介157
5.3.2 建立PCIE點對點通信工程158
5.3.3 PCIE IP核源代碼分析171
5.3.4 PCIE節點接收流程分析173
5.3.5 PCIE節點發送流程分析174
5.3.6 基於PCIE協議的點對點通信功能測試175
5.4 小結176
5.5 延伸閱讀——再論馬太效應：從PCIE代替AGP總綫說起177
5.6 參考文獻178
第6章 基於Aurora協議的高速傳輸技術181
6.1 Aurora總綫概述181
6.2 Aurora總綫協議分析181
6.2.1 Aurora總綫通信模型181
6.2.2 Aurora物理層電氣特性182
6.2.3 Aurora數據幀結構184
6.2.4 Aurora鏈路同步185
6.3 基於Aurora總綫的通信功能實現188
6.3.1 建立Aurora總綫測試工程188
6.3.2 Aurora總綫協議文件及接口分析192
6.3.3 Aurora總綫幀模式與流模式194
6.3.4 Aurora總綫通信性能分析及測試196
6.4 小結198
6.5 延伸閱讀——Xilinx公司及其Aurora總綫198
6.6 參考文獻199
第7章 基於SATA總綫的高速數據存儲技術201
7.1 多種高速數據存儲方式涉及的總綫形式202
7.1.1 基於ATA總綫標準的數據存儲方式202
7.1.2 基於SCSI總綫標準的高速數據存儲方式203
7.1.3 基於SAS/SATA總綫標準的高速數據存儲方式205
7.1.4 延伸閱讀——基於Nand Flash陣列的高速數據存儲方式208
7.1.5 延伸閱讀——基於eMMC及陣列的高速數據存儲方式209
7.1.6 多種存儲實現方式的比較與分析210
7.2 SATA協議分析211
7.2.1 SATA的分層結構211
7.2.2 SATA啓動過程212
7.2.3 SATA數據幀與編碼213
7.3 SATA協議IP核的FPGA實現216
7.3.1 Virtex-5 FPGA GTX簡介216
7.3.2 SATA協議物理層實現218
7.3.3 SATA協議的OOB通信226
7.3.4 SATA協議的鏈路層及傳輸層關鍵技術分析228
7.3.5 SATA協議的應用層實現分析231
7.3.6 SATA 協議IP核測試231
7.4 小結232
7.5 延伸閱讀——基於DNA的生物學存儲技術234
7.6 參考文獻236
第3篇 整機設計的嵌入式係統高速數據總綫
第8章 CPCIE總綫架構239
8.1 CPCIE總綫簡介239
8.2 CPCIE係統中功能模塊分類241
8.3 CPCIE係統連接關係與信號定義242
8.3.1 連接器類型242
8.3.2 係統闆245
8.3.3 外設闆248
8.3.4 交換闆249
8.4 CPCIE係統整機設計要素251
8.4.1 功能模塊標識251
8.4.2 供電要求252
8.4.3 時鍾設計253
8.5 小結253
8.6 參考文獻254
第9章 VPX總綫架構255
9.1 VPX總綫的起源255
9.2 VPX協議族分析257
9.3 VPX協議的典型應用259
9.4 連接關係與信號定義260
9.5 整機設計要素265
9.5.1 模塊防插錯設計265
9.5.2 電源設計266
9.5.3 功能模塊與背闆信號映射關係267
9.6 VPX架構與CPCIE架構的異同270
9.7 小結270
9.8 參考文獻270
0章 FC總綫技術的實現與應用273
10.1 FC技術簡介273
10.1.1 FC技術的齣現——從大數據、雲及SAN存儲說起273
10.1.2 FC技術的優點275
10.1.3 FC技術的發展路標276
10.1.4 FC在機載航電係統中的應用277
10.2 FC協議分析277
10.2.1 拓撲結構277
10.2.2 分層結構278
10.2.3 協議組成279
10.2.4 數據流程281
10.2.5 數據幀結構與編碼281
10.2.6 分類服務283
10.2.7 接口形式286
10.3 FC協議通信實現分析286
10.3.1 Xilinx公司IP核實現方案286
10.3.2 FC專用ASIC芯片實現方案288
10.4 小結289
10.5 參考文獻289
1章 Infiniband總綫技術的實現與應用291
11.1 Infiniband總綫概述291
11.2 Infiniband協議分析293
11.2.1 分層結構293
11.2.2 消息傳輸方式294
11.2.3 鏈路編碼與數據幀結構295
11.3 Infiniband協議實現及應用296
11.4 小結297
11.5 參考文獻298
附錄A 簡寫索引299
附錄B 插圖目錄303
附錄C 錶格目錄309
附錄D 本書創作過程中的隨筆313
緻謝320

作者介紹

張峰，男，博士，高級工程師，從事通信領域10多年，對高速總綫係統有深刻的理解，並且有豐富的科研和項目實踐經驗。

文摘

序言