基本信息

書名:Verilog HDL數字集成電路設計原理與應用(第二版)

定價：35.00元

售價：26.6元,便宜8.4元,摺扣76

作者:蔡覺平

齣版社：西安電子科技大學齣版社

齣版日期：2016-08-01

ISBN：9787560641102

字數：

頁碼：

版次：2

裝幀：平裝

開本：16開

商品重量：0.4kg

編輯推薦

內容提要

目錄

章 Verilog HDL數字集成電路設計方法概述 1
1.1 數字集成電路的發展和設計方法的演變 1
1.2 硬件描述語言 3
1.3 Verilog HDL的發展和國際標準 3
1.4 Verilog HDL和VHDL 5
1.5 Verilog HDL在數字集成電路設計中的優點 6
1.6 功能模塊的可重用性 8
1.7 IP核和知識産權保護 9
1.8 Verilog HDL在數字集成電路設計流程中的作用 10
本章小結 11
思考題和習題 11

第2章 Verilog HDL基礎知識 12
2.1 Verilog HDL的語言要素 12

作者介紹

文摘

序言