店鋪： 墨馬圖書旗艦店
齣版社： 電子工業齣版社
ISBN：9787121298073
商品編碼：22029746533
具體描述
| 商品基本信息,請以下列介紹為準 | |
| 商品名稱： | CMOS模擬集成電路版圖設計與驗證——基於Cadence Virtuoso與Mentor Calibre |
| 作者： | 等編著 |
| 市場價： | 48元 |
| ISBN號： | 9787121298073 |
| 齣版社： | 電子工業齣版社 |
| 商品類型： | 圖書 |
| 其他參考信息（以實物為準） | ||
| 裝幀：平裝 | 開本：16開 | 語種：中文 |
| 齣版時間：2017-04-01 | 版次：1 | 頁數： |
| 印刷時間：2017-04-01 | 印次：1 | 字數： |
| 內容簡介： | |
| 本書依托Cadence Virtuoso版圖設計工具與Mentor Calibre版圖驗證工具，采取循序漸進的方式，介紹利用Cadence Virtuoso與Mentor Calibre進行CMOS模擬集成電路版圖設計、驗證的基礎知識和方法，內容涵蓋瞭CMOS模擬集成電路版圖基礎知識，Cadence Virtuoso與Mentor Calibre的基本概況、操作界麵和使用方法，CMOS模擬集成電路從設計到流片的完整流程，同時又分章介紹瞭利用Cadence Virtuoso版圖設計工具、Mentor Calibre版圖驗證工具及Synopsys Hspice電路仿真工具進行CMOS電路版圖設計與驗證、後仿真的實例，包括運算放大器、帶隙基準源、低壓差綫性穩壓源、比較器和輸入/輸齣單元。 |
| 目錄 | |
| *1章 CMOS模擬集成電路版圖基礎 1.1 CMOS工藝基礎及製造流程 1.2 CMOS模擬集成電路設計流程 1.3 CMOS模擬集成電路版圖定義 1.4 CMOS模擬集成電路版圖設計流程 1.4.1 版圖規劃 1.4.2 設計實現 1.4.3 版圖驗證 1.4.4 版圖完成 1.5 版圖設計通用規則 1.6 CMOS模擬集成電路版圖匹配設計 1.6.1 CMOS工藝失配機理 1.6.2 元器件版圖匹配設計規則 第2章 Cadence Virtuoso版圖設計工具 ......... |
| 作者簡介 | |
| 尹飛飛博士，遼寜大學物理學院講師，主要研究方嚮為集成電路設計與光電子器件性能研究，主持並參與瞭多個科研重點項目的研究工作，已發錶論文5篇，獲授權專利1項，在半導體器件物理及電路設計方麵具有豐富的教學與科研經驗。 |
用戶評價
評分
評分
評分
評分
評分
評分
評分
評分
評分
相關圖書
本站所有內容均為互聯網搜尋引擎提供的公開搜索信息，本站不存儲任何數據與內容，任何內容與數據均與本站無關，如有需要請聯繫相關搜索引擎包括但不限於百度，google,bing,sogou 等
© 2025 windowsfront.com All Rights Reserved. 靜流書站 版權所有