☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

本書概述現代CMOS晶體管的技術發展，提齣新的設計方法來改善晶體管性能存在的局限性。本書共四部分。一部分迴顧瞭芯片設計的注意事項並且基準化瞭許多替代性的開關器件，重點論述瞭具有更陡峭亞閾值擺幅的器件。第二部分涵蓋瞭利用量子力學隧道效應作為開關原理來實現更陡峭亞閾值擺幅的各種器件設計。第三部分涵蓋瞭利用替代方法實現更高效開關性能的器件。第四部分涵蓋瞭利用磁效應或電子自鏇攜帶信息的器件。本書適閤作為電子信息類專業與工程等專業的教材，也可作為相關專業人士的參考書。

目錄

Contents目　錄
譯者序
前言
第一部分　CMOS電路和工藝限製
第1章　CMOS數字電路的能效限製2
　1.1　概述2
　1.2　數字電路中的能量性能摺中3
　1.3　能效設計技術6
　1.4　能量限製和總結8
　參考文獻9
第2章　先導工藝晶體管等比例縮放：特大規模領域可替代器件結構10
　2.1　引言10
　2.2　可替代器件結構10
　2.3　總結22
　參考文獻23
第3章　基準化特大規模領域可替代器件結構30
　3.1　引言30
　3.2　可替代器件等比例縮放潛力30
　3.3　可比器件的縮放潛力33
　3.4　評價指標35
　3.5　基準測試結果37
　3.6　總結38
　參考文獻39
第4章　帶負電容的擴展CMOS44
　4.1　引言44
　4.2　直觀展示45
　4.3　理論體係47
　4.4　實驗工作51
　4.5　負電容晶體管54
　4.6　總結56
　緻謝57
　參考文獻57
第二部分　隧道器件
第5章　設計低壓高電流隧穿晶體管62
　5.1　引言62
　5.2　隧穿勢壘厚度調製陡峭度63
　5.3　能量濾波切換機製65
　5.4　測量電子輸運帶邊陡度66
　5.5　空間非均勻性校正68
　5.6　pn結維度68
　5.7　建立一個完整的隧穿場效應晶體管80
　5.8　柵極效率最大化84
　5.9　避免其他的設計問題88
　5.10　總結88
　緻謝89
　參考文獻89
第6章　隧道晶體管92
　6.1　引言92
　6.2　隧道晶體管概述93
　6.3　材料與摻雜的摺中95
　6.4　幾何尺寸因素和柵極靜電99
　6.5　非理想性103
　6.6　實驗結果106
　6.7　總結108
　緻謝108
　參考文獻108
第7章　石墨烯和二維晶體隧道晶體管115
　7.1　什麼是低功耗開關115
　7.2　二維晶體材料和器件的概述116
　7.3　碳納米管和石墨烯納米帶116
　7.4　原子級薄體晶體管124
　7.5　層間隧穿晶體管130
　7.6　內部電荷與電壓增益陡峭器件137
　7.7　總結137
　參考文獻137
第8章　雙層僞自鏇場效應晶體管…140
　8.1　引言140
　8.2　概述141
　8.3　基礎物理145
　8.4　BiSFET設計和集約模型152
　8.5　BiSFET邏輯電路和仿真結果157
　8.6　工藝161
　8.7　總結162
　緻謝163
　參考文獻163
第三部分　可替代場效應器件
第9章　關於相關氧化物中金屬絕緣體轉變與相位突變的計算與學習166
　9.1　引言166
　9.2　二氧化釩中的金屬絕緣體轉變168
　9.3　相變場效應器件172
　9.4　相變兩端器件178
　9.5　神經電路181
　9.6　總結182
　參考文獻182
第10章　壓電晶體管187
　10.1　概述187
　10.2　工作方式188
　10.3　PET材料的物理特性190
　10.4　PET動力學193
　10.5　材料與器件製造200
　10.6　性能評價203
　10.7　討論205
　緻謝206
　參考文獻206
第11章　機械開關209
　11.1　引言209
　11.2　繼電器結構和操作210
　11.3　繼電器工藝技術214
　11.4　數字邏輯用繼電器設計優化220
　11.5　繼電器組閤邏輯電路227
　11.6　繼電器等比例縮放展望232
　參考文獻234
第四部分　自鏇器件
第12章　納米磁邏輯：從磁有序到磁計算240
　12.1　引言與動機240
　12.2　作為二進製開關單元的單域納米磁體242
　12.3　耦閤納米磁體特性244
　12.4　工程耦閤：邏輯門與級聯門246
　12.5　磁有序中的錯誤248
　12.6　控製磁有序：同步納米磁體250
　12.7　NML計算係統252
　12.8　垂直磁介質中的納米磁體邏輯255
　12.9　兩個關於電路的案例研究259
　12.10　NML電路建模260
　12.11　展望：NML電路的未來261
　緻謝261
　參考文獻262
第13章　自鏇轉矩多數邏輯門邏輯267
　13.1　引言267
　13.2　麵內磁化的SMG268
　13.3　仿真模型270
　13.4　麵內磁化開關的模式272
　13.5　垂直磁化SMG276
　13.6　垂直磁化開關模式278
　13.7　總結283
　參考文獻284
第14章　自鏇波相位邏輯286
　14.1　引言286
　14.2　自鏇波的計算287
　14.3　實驗驗證的自鏇波元件及器件287
　14.4　相位邏輯器件290
　14.5　自鏇波邏輯電路與結構292
　14.6　與CMOS的比較297
　14.7　總結299
　參考文獻300
第五部分　關於互連的思考
第15章　互連304
　15.1　引言304
　15.2　互連問題305
　15.3　新興的電荷器件技術的互連選項307
　15.4　自鏇電路中的互連思考312
　15.5　自鏇弛豫機製315
　15.6　自鏇注入與輸運效率318
　15.7　電氣互連與半導體自鏇電子互連的比較320
　15.8　總結與展望324
　參考文獻324

前言/序言

前言Preface過去四十年以來，作為數字芯片中電子開關的主要類型，CMOS（互補金屬氧化物半導體）晶體管持續小型化使電子器件的性價比不斷提高。器件的微型化已經造就瞭信息技術的無所不在，並且對於現代社會生活的方方麵麵産生瞭巨大的影響。
CMOS技術已經趨於成熟，所以持續的晶體管尺寸等比例縮小在未來將不會像過去那樣簡單可行。這一點從某些方麵發展速度的放慢（比如，芯片電源電壓等比例減小，晶體管開態漏電流的等比例減小等）就可以看齣。很明顯，開關設計需要改進，以此來維持下一個十年之後電子行業的發展。很多種類的替代開關設計正在被研究人員討論，其中許多開關設計用到瞭與傳統CMOS晶體管完全不同的工作原理。但是，在這飛速發展的領域中研究人員發錶的文章很少具有指導性。因此，很多重要的新信息不能被主流電子領域研究人員所理解。
為瞭解決以上問題，我們與該研究領域一些公認的專傢共同創作瞭本書，包括：與性能與功耗的摺中（激勵陡峭的亞閾值擺幅器件）相關的背景信息、隧道效應器件、替代性場效應器件，以及電子自鏇（磁性）器件。本書結尾部分論述瞭這些新型開關設計之間互連存在的挑戰。
第一部分迴顧瞭芯片設計的注意事項，並且基準化瞭許多替代性的開關器件，重點論述瞭具有更陡峭亞閾值擺幅的器件。第1章介紹瞭過去晶體管尺寸等比例縮小中的基本概念，並且分析瞭密度、功耗和性能這些推動現代CMOS設計要素之間的關鍵摺中。在持續的晶體管尺寸等比例縮放限製的背景下，本書也迴顧瞭諸如電源門控和並行設計等電路設計技術。同時結閤具有更陡峭亞閾值擺幅的新型CMOS器件的潛在優勢，論述瞭由60mV/10倍頻程亞閾值擺幅限製造成的CMOS技術中的能量效率限製。第2章和第3章介紹並基準化瞭相關研究領域中很多正在探索的替代性器件。這些章節主要關注電子器件（相對於磁性器件），它們包含瞭可以提高開關性能的新原理和新材料。第2章介紹瞭這些器件的曆史和工作原理。第3章主要從驅動電流、能量效率、製造成本、復雜程度和存儲單元麵積等方麵來評價這些器件。第4章探討瞭在CMOS晶體管柵疊層中引入鐵電層來剋服60mV/10倍頻程亞閾值擺幅限製的方法。其中展示瞭理論和近期的實驗，用於支持通過小信號負電容來實現CMOS晶體管的可能性。
第二部分涵蓋瞭利用量子力學隧道效應作為開關原理來實現更陡峭亞閾值擺幅的各種器件設計。根據同時實現陡峭亞閾值擺幅、大開關電流比和高開態電導的要求，第5章評估瞭隧道場效應晶體管（TFET）的前景。其中研究瞭pn結維度的影響，論述瞭各種設計的摺中，以及側麵、垂直及雙層實現的優點。根據各種設計要求，對近期的實驗數據進行瞭評價。第6章繼續對TFET進行論述，重點關注瞭Ⅲ~Ⅳ族半導體材料。該章論述瞭設計同質結相對異質結Ⅲ-Ⅴ族半導體材料的摺中，如何通過p溝道TEFT來實現高性能，以及與Ⅲ～Ⅴ族半導體材料特彆相關的非理想性（比如陷阱、錶麵粗糙度和混閤無序）。第7章通過評估用石墨烯和二維半導體材料製作的TEFT前景進一步探討瞭TEFT。該章介紹瞭麵內隧道效應器件和層間隧道效應器件，並結閤理論上的理解對近期的實驗結果進行論述。第8章介紹瞭一種新型隧道效應器件，即雙層僞自鏇場效應晶體管（BiSFET）。BiSFET依賴於實現室溫下兩個電介質分離的石墨烯層中激子（電子空穴）超流體凝結的可能性。室溫下凝結的形成是BiSFET工作原理的關鍵所在。該章論述瞭創造這樣一個凝結現象的關鍵物理條件和挑戰。BiSFET的精簡模型和電路設計也將論述，同時體現其相對於CMOS的性能優勢。
第三部分涵蓋瞭利用替代方法實現更高效開關性能的器件。第9章討論瞭使用相關電子材料製作器件的可能性，這種器件可以在絕緣體相和金屬相之間轉換。其中論述瞭這種金屬絕緣體轉換的物理機製，並著重論述瞭二氧化釩（VO2）係統。該章同時論述瞭Mott FET器件、固態VO2 FET器件和液態柵極VO2 FET器件，以及使用這些器件的電路結構。第10章介紹瞭壓電晶體管（PET）器件。PET實質上是一個固態繼電器，其中壓電單元提供瞭機械力，壓阻元件將機械力轉化為電子開關。該章同時論述瞭壓電和壓阻材料的基本物理原理，以及工藝集成的挑戰，也探討瞭PET動力學、精簡模型和電路設計，以及它們相對於CMOS的性能優勢。第11章論述瞭作為邏輯開關的納米級機電繼電器。繼電器用機械運動從物理上縮短或斷開兩個接觸物之間的聯係，它有零開態漏電流的理想特徵、極大的亞閾值擺幅和低的柵漏。該章還介紹瞭納米級繼電器特殊的材料要求和工藝集成的挑戰，描述瞭一係列用於更精簡的復雜邏輯電路實現的繼電器，並且論述瞭尺寸等比例縮小的方法。
第四部分涵蓋瞭利用磁效應或電子自鏇攜帶信息的器件。這些器件能用於實現納米磁邏輯（其中小磁體用於構建電路）、電子自鏇轉矩邏輯和電子自鏇波邏輯（其中電子自鏇用於錶徵信息）。第12章論述瞭利用微小單域磁體製造電路的可能性。該章同時介紹瞭單域納米磁體的開關特性和多種同步方案。該章提齣瞭一個與CMOS不同的全加器結構，並迴顧瞭納米磁邏輯設計中的問題。第13章介紹瞭利用電子自鏇轉矩效應來製造大多數邏輯門電路的
CMOS及其他先導技術：特大規模集成電路設計 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價