☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

這是一本針對數字信號處理的專業指導書籍。本書由該領域的多位專傢學者撰寫，涵蓋瞭當今嵌入式實時係統的大部分DSP優化，以全方位視角解析相關技術。在進行理論講解之後，還有精選案例分析，幫助讀者形象地理解相關知識。從常見技術到前沿科技，從理論深度的探討到實踐經驗的傳播，本書意在呈現一本豐富而實用的DSP專業參考書籍。

目錄

目　　錄
譯者序
前言
作者簡介
第1章　數字信號處理簡介 1
1.1　何謂數字信號處理 1
1.2?DSP的優勢 2
1.3　DSP係統 2
1.3.1　模數轉換 3
1.3.2?奈奎斯特準則 4
1.3.3　數模轉換 6
1.4　DSP的應用 6
1.5　低功耗DSP應用 8
1.6　總結 9
第2章　實時係統與嵌入式係統概述 11
2.1　實時係統 11
2.1.1　軟實時和硬實時係統 11
2.1.2　實時係統和分時係統的區彆 11
2.1.3　DSP係統是硬實時係統 12
2.1.4　實時事件特徵 13
2.2　高效運行和運行環境 14
2.3　實時係統設計的挑戰 14
2.3.1　響應時間 15
2.3.2　從故障中恢復 15
2.4　分布式和多處理器構架 16
2.4.1　係統初始化 16
2.4.2　處理器接口 16
2.4.3　負載分配 16
2.4.4　集中的資源分配和管理 16
2.5　嵌入式係統 17
2.6　總結 18
第3章　嵌入式DSP係統開發生命周期概述 20
3.1　嵌入式係統 20
3.2　嵌入式DSP係統的生命周期 20
3.2.1　步驟1：研究係統的整體需求 20
3.2.2　步驟2：選擇係統所需的硬件組件 21
3.2.3　硬件門電路 22
3.2.4　軟件可編程 22
3.2.5　通用處理器 22
3.2.6　微控製器 23
3.3　FPGA解決方案 23
3.4　一個通用的信號處理解決方案 27
3.5　DSP加速決策 28
3.6　DSP處理的模型 32
3.6.1　輸入/輸齣選擇 33
3.6.2　計算DSP性能 34
3.6.3　DSP軟件 36
3.7　代碼的調整和優化 37
3.8　典型的DSP開發流程 38
3.9　總結 43
第4章　可編程DSP體係結構 44
4.1　可編程DSP體係結構的共性 44
4.2　內存體係結構 48
4.2.1　內存訪問寬度 49
4.2.2　對齊問題 49
4.3　數據操作 49
第5章　FPGA在無綫通信中的應用 51
5.1　概述 51
5.1.1　空間復用的MIMO係統 52
5.1.2　Flex-Sphere 檢測器 53
5.1.3　改良實數分解排序 55
5.1.4　軟件無綫電手機可配置檢測器的FPGA設計 56
5.1.5　改良實值分解 58
5.1.6　MT=3的Xilinx FPGA實現結果 58
5.1.7　MT=4的Xilinx FPGA實現結果 59
5.1.8　仿真結果 59
5.2　針對WiMAX的波束成形 61
5.2.1　在寬帶係統中的波束成形 61
5.2.2　波束成形係統的計算要求和性能 63
5.2.3　使用WARPLab的波束成形實驗 65
5.2.4　實驗設置及結果 67
5.3　總結 69
參考文獻 69
第6章　DSP軟硬件協同 72
6.1　概述 72
6.2　嵌入式設計中的FPGA 72
6.3　ASIC與FPGA 74
6.4　軟件可編程數字信號處理 75
6.5　通用型嵌入式內核 76
6.6　總結 76
6.6.1　架構 76
6.6.2　以應用為導嚮的設計 77
參考文獻 77
第7章　DSP算法概述 78
7.1　DSP應用 78
7.2　信號與係統 78
7.2.1　DSP係統 79
7.2.2　混疊 79
7.3　基本的DSP係統 80
7.4　頻率分析 81
7.4.1　捲積 81
7.4.2　相關性 82
7.4.3　FIR濾波器設計 82
7.4.4　加窗 83
7.5　算法實現：DSP架構 85
7.5.1　數字格式 86
7.5.2　溢齣和飽和 86
7.6　FIR濾波器的實現 86
7.6.1　利用片上RAM 88
7.6.2　特彆的乘積纍加指令 88
7.6.3　塊濾波 88
7.6.4　分離的程序和數據總綫 88
7.6.5　零開銷循環 89
7.6.6　循環緩衝器 89
7.7　係統問題 90
7.8　總結 90
第8章　復雜DSP應用的高層次設計工具 91
8.1　高層次綜閤設計方法 91
8.2　高層次設計工具 92
8.3　Catapult C 92
8.3.1　PICO 94
8.3.2　System Generator 95
8.4　案例分析 96
8.5　使用PICO的LDPC譯碼器設計案例 96
8.6　使用Catapult C 的矩陣乘法器設計案例 99
8.7　使用System Generator的QR分解設計實例 101
8.8　總結 104
參考文獻 104
第9章　DSP軟件優化：DSP係統的基準測試和性能分析 107
9.1　概述 107
9.2　編寫測試框架 107
9.3　隔離DSP內核函數 110
9.3.1　提防激進的編譯工具 110
9.3.2　靈活放置代碼 111
9.4　真實係統行為的建模 111
9.4.1　緩存帶來的影響 111
9.4.2　內存延遲帶來的影響 112
9.5　係統方麵的影響 112
9.6　多核/多設備環境下的執行情況 112
9.7　分析測試方法帶來的額外開銷 113
9.7.1　排除無關事項 114
9.7.2　中斷 114
9.7.3　基準測試中運行的庫函數 114
9.7.4　使用仿真工具測試 114
9.7.5　基於硬件模塊的測試 115
9.7.6　性能分析結果 116
9.7.7　如何解讀獲取的測試結果 116
第10章　DSP軟件優化：高級語言和編程模型 117
10.1　匯編語言 117
10.2　帶內聯函數和編譯指示的C編程語言 118
10.2.1　C語言編寫的FIR濾波器 119
10.2.2　內聯函數 119
10.2.3　編譯指令 121
10.3　嵌入式C語言 122
10.4　C++語言在嵌入式係統中的應用 122
10.5　自動矢量化編譯技術 123
10.5.1　MATLAB、Labview和類FFT-W的生成器套件 124
10.5.2　MATLAB和本地編譯的代碼 124
10.5.3　本地代碼到MATLAB和矽片上的仿真 125
第11章　優化DSP軟件：代碼優化 126
11.1　優化過程 126
11.2　使用開發工具 126
11.2.1　編譯器優化 126
11.2.2　編譯器基本配置 127
11.2.3　啓用優化 127
11.2.4　其他的優化配置 128
11.2.5　使用分析器 128
11.2.6　分析生成的匯編代碼 129
11.3　背景知識：理解DSP架構 129
11.4　基本C語言優化技巧 130
11.5　用內聯函數發揮DSP特性 131
11.6　指針和內存訪問 135
11.6.1　確保對齊方式 135
11.6.2　restrict和指針彆名 136
11.7　循環 137
11.8　硬件循環 138
11.9　其他的提示和技巧 139
11.9.1　內存爭用 139
11.9.2　使用未對齊訪問 139
11.9.3　訪問緩存 139
11.9.4　嵌入小函數 139
11.9.5　使用供應商DSP庫 139
11.10　一般的循環轉換 139
11.11　循環展開 140
11.11.1　背景知識 140
11.11.2　實現 140
11.12　多重采樣 140
11.12.1　背景知識 140
11.12.2　實現過程 141
11.12.3　實現 141
11.13　部分求和 141
11.13.1　背景知識 141
11.13.2　實現過程 142
11.13.3　實現 142
11.14　軟件流水化 143
11.14.1　背景知識 143
11.14.2　實現 143
11.15　優化技巧的應用示例：互相關 144
11.15.1　創建 144
11.15.2　原始實現方案 144
11.15.3　步驟1：用內聯函數執行小數計算並指定循環計數 145
11.15.4　步驟2：指定數據對齊方式並修改成多重采樣 146
11.15.5　步驟3：匯編語言優化 148
第12章　DSP優化：內存優化 151
12.1　概述 151
12.2　代碼量優化 151
12.2.1　編譯器標記和標記挖掘 151
12.2.2　針對ISA的代碼量與性能權衡 152
12.2.3　針對代碼量優化調整ABI 153
12.2.4　告誡購買者：編譯器優化與代碼量互不相關 160
12.3　內存布局優化 161
12.3.1　內存優化概述 161
12.3.2　集中優化工作 162
12.3.3　嚮量化和動態代碼計算比例 162
12.3.4　數據結構、數據結構數組及其混閤 164
12.3.5　針對內存性能的循環優化 166
12.3.6　數據對齊方式的連鎖效應 166
12.3.7　選擇閤適的數據類型會獲得豐厚迴報 166
第13章　針對功耗的軟件優化 168
13.1　概述 168
13.2　瞭解功耗 168
13.3　測量功耗 171
13.3.1　使用電錶測量功率 171
13.3.2　使用霍爾傳感器型IC測量功率 171
13.3.3　穩壓器模塊電源IC 172
13.4　分析應用程序的功耗 173
13.5　降低功耗 174
13.6　時鍾和電壓控製 177
13.7　優化數據流 182
13.7.1　優化內存訪問以降低功耗 182
13.7.2　DDR概述 183
13.7.3　通過優化DDR數據流來降低功率 185
13.8　外設/通信的使用 193
13.8.1　數據的DMA和CPU的對比 195
13.8.2　算法優化 197
13.8.3　遞歸消除 200
13.9　總結 202
參考文獻 203
第14章　DSP操作係統 204
14.1　概述 204
14.2　DSP操作係統基礎 204
14.3　實時性 205
14.4　多核 208
14.5　內存管理 213
14.5.1　內存分配 213
14.5.2　虛擬內存和內存保護 213
14.6　網絡 214
14.6.1　處理器間通信 214
14.6.2　網絡互聯 216
14.7　調度 217
14.7.1　參考模型 217
14.7.2　搶占式調度與非搶占式調度 218
14.7.3　阻塞作業與非阻塞作業 218
14.7.4　協作式調度 218
14.7.5　調度類型 219
14.7.6　調度時的多核考慮 219
14.7.7　離綫調度及其可能的實現 219
14.7.8　在綫調度（基於優先級的調度） 224
14.7.9　靜態優先級調度 224
14.7.10　動態優先級調度 226
14.7.11　離綫調度與在綫調度的比較 227
14.7.12　優先級反轉 227
14.8　DSP OS輔助工具 229
14.9　總結 231
參考文獻 232
第15章　DSP軟件開發管理 234
15.1　概述 234
15.2　開發DSP應用麵對的挑戰 234
15.3　DSP開發流程 235
15.3.1　概念和規範定義階段 235
15.3.2　DSP算法標準和指導原則 236
15.3.3　高級係統設計和工程性能 237
15.3.4　軟件開發 238
15.3.5　係統創建、集成和測試 238
15.3.6　工廠和現場測試 238
15.4　DSP係統的設計挑戰 238
15.5　DSP高級設計工具 239
15.6　DSP工具箱 239
15.7　DSP的主機開發工具 240
15.8　通用數據流實例 242
15.9　代碼調整及優化 246
15.9.1　典型DSP開發流程 246
15.9.2　新手入門 248
15.10　總結 248
第16章　DSP多核軟件開發 251
16.1　概述 251
16.2　多核編程模型 252
16.2.1　多個單核係統 252
16.2.2　真正的多核係統 254
16.3　移植嚮導 255
16.3.1　設計上的考慮 255
16.3.2　MJPEG案例分析 256
16.3.3　實現細節 259
16.4　總結 262
第17章　DSP應用程序的開發與調試 263
17.1　集成開發環境概述 263
17.2　新建項目 263
17.3　多核DSP環境下進行編譯與鏈接 267
17.3.1　DSP SDOS操作係統 267
17.3.2　應用程序內存映射 268
17.3.3　應用程序的編譯器配置 270
17.3.4　應用程序的鏈接器配置 274
17.4　在多核DSP上執行和調試應用程序 277
17.4.1　創建新連接 277
17.4.2　建立運行配置 279
17.4.3　調試器使用 280
17.5　使用軟件和硬件專用資源跟蹤與剖析多核應用程序 285
17.5.1　軟件分析設置 286
17.5.2　跟蹤 287
17.5.3　重要

前言/序言

前　　言DSP嵌入式係統軟件開發遵循標準的嵌入式係統軟硬件協同設計模型，如圖1所示。
圖1　DSP軟件開發遵循嵌入式軟硬件協同設計模型這個開發過程可分為6個階段；第1階段：産品規格定義第2階段：算法建模第3階段：軟硬件劃分第4階段：迭代與選擇第5階段：實時軟件設計第6階段：軟硬件集成本書將涵蓋以上每個DSP軟件開發的重要階段。
第1階段：産品規格定義第1階段是嵌入式和實時係統的概述，嚮讀者介紹這一類型軟件開發的獨特方麵。
我們需要先理解幾個關於嵌入式係統的挑戰，纔可以基於數字信號處理展開討論。這些挑戰涉及非常復雜的環境，以及係統之間的交互，嵌入式組件內比重漸增加的軟件，軟件代碼復用及快速再造工程的需求，快速創新和不斷變化的市場需求推動下的産品發布周期，眾多實時的要求和需求管理的需要，及對於質量和過程成熟度日益的關注。
第1章和第2章會提供DSP以及嵌入式係統的概述，簡要說明一般嵌入式係統和DSP的主要區彆。
第2階段：算法建模第2階段的重點在於對信號處理基本算法本質的理解。數字信號處理是使用數字或符號組成的序列來代錶離散時間信號，並處理這些信號。DSP涉及音頻和語音信號處理、聲呐和雷達信號處理、統計信號處理、數字圖像處理、通信、係統控製、生物醫學信號處理等諸多領域。DSP算法用於處理這些數字信號。在信號處理中有一組基本算法，例如傅裏葉變換、數字濾波器、捲積和相關性。第7章將會介紹和解釋一些最重要和最基本的DSP算法，作為本書後麵許多主題的基礎。
第3階段：軟硬件劃分係統的硬件和軟件組件劃分在任何嵌入式開發項目中都是重要的一步。
大部分DSP是可編程的。數字信號處理的可編程架構有多種形式，每個都對成本、功耗、性能和靈活性有所權衡。在譜係的一端，數字信號處理係統設計人員通過使用專有的匯編語言可以實現應用的高效率和高性能。在譜係的另一端，係統開發人員可以使用普遍的ANSI C或C++或其他領域特定的語言，並在商用颱式電腦上執行所實現的算法，實現數字信號處理軟件棧。第4章詳述在一連續體不同的點上實現的權衡：一端的最大數字信號處理性能以及另一端由軟件實現的靈活性和便攜性。每個解決方案的權衡都一步步詳細描述，以帶領數字信號處理係統開發者找到滿足他們特定用例需求的解決方案為目標。
DSP可采用現場可編程門陣列（Field Programmable Gate Array，FPGA）實現。作為一個例子，第5章討論關於空間復用和不同增益架構上的挑戰，並介紹FPGA的一些架構，報告使用FPGA實現這些係統的實驗結果。第5章將介紹一個靈活的架構和空間復用MIMO檢測器的實現、Flex-sphere及其FPGA實現。我們還介紹WiMAX係統中的波束形成硬件架構，作為給下一代無綫係統增加多樣性和提高性能的方法。
用於數字信號處理係統的硬件平颱有很多種不同的設計，每個都有其固有可編程性、功耗和性能的權衡。適閤一個係統設計師的可能不適閤另一個。第6章詳細描述多種數字信號處理平颱以及相關係統的可配置性和可編程性設計。在譜係的一端，詳細瞭解特定應用集成電路（Application Specific Integrated Circuit，ASIC）這種高性能、低可配置的解決方案。在譜係的另一端，作為高度可配置的解決方案介紹具有SIMD擴展的通用型嵌入式微處理器，這種解決方案支持強大的軟件可編程性。不同的設計重點逐個介紹，如基於可重新配置的現場可編程門陣列解決方案，以及有不同程度軟件可編程性的高性能特定應用集成處理器（Application Specific Integrated Processor，ASIP）。第6章將介紹每個係統的設計權衡，作為一種指導係統開發人員的方法，幫助他們選擇適閤當前和未來係統部署的數字信號處理硬件平颱和組件。
DSP嵌入式實時係統權威指南 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價