☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

編輯推薦

　　Intel公司審校，Intel資-深FAE傾力打造，權v的Intel器件類圖書 　　Intel公司推薦FPGA CPLD培訓教材 　　深入討論Intel FPGA CPLD設計和優化技巧 　　掃碼下載所有實例的完整工程、源代碼和使用說明文件

內容簡介

　　本書結閤作者多年工作經驗，係統地介紹瞭FPGA CPLD的基本設計方法。在介紹FPGA CPLD概念的基礎上，介紹瞭Intel主流FPGA CPLD的結構與特點，並通過豐富的實例講解Quartus II與ModelSim、Synplify Pro等常用EDA工具的開發流程。　　本書所有實例的完整工程、源代碼和使用說明文件，都以雲存儲的方式存放在雲端，讀者可以通過掃描二維碼的方式進行下載。　　本書可作為高等院校通信工程、電子工程、計算機、微電子與半導體等專業的教材，也可作為硬件工程師和IC工程師的實用工具書。

作者簡介

　　王誠：西安電子科技大學 通信與電子信息係統 碩士 高-級工程師 Lattice公司中國區總經理，工作經驗豐富研究領域：擴頻通信、CDMA通信、3G基帶設計、FPGA 數字ASIC設計、優化、驗證取得成果：兩項WCDMA實現技術專利發明人，在一級期刊上發錶多篇CDMA技術論文，發錶數篇國內外FPGA ASIC設計技術研討會論文，編寫圖書《FPGA CPLD設計工具──Xilinx ISE 使用詳解》、《Altera FPGA CPLD設計（基礎篇）》、《Altera FPGA CPLD設計（高-級篇）》 王江宏 西北工業大學 通信與信息係統專業 碩士研究生 畢業後先後加入中興通訊 上海貝爾 Altera Intel工作 主要從事無綫通信設備技術研發， FPGA+ARM技術支持。

目錄

第1章FPGACPLD簡介11．1可編程邏輯設計技術簡介11．1．1可編程邏輯器件發展簡史11．1．2可編程邏輯器件分類21．2FPGA帶來的優勢21．3FPGACPLD的基本結構31．3．1FPGA的基本結構31．3．2CPLD的基本結構71．3．3FPGA和CPLD的比較91．4FPGACPLD的設計流程101．5FPGACPLD的常用開發工具141．6下一代可編程邏輯設計技術展望181．6．1下一代可編程邏輯器件硬件上的四大發展趨勢181．6．2下一代EDA軟件設計方法發展趨勢231．7小結271．8問題與思考27第2章AlteraFPGACPLD的結構282．1Altera高密度FPGA282．1．1主流高端FPGA──StratixVEGXGTGS282．1．2內嵌10Gbits高速串行收發器的FPGA──StratixIVGT502．1．3內嵌高速串行收發器的中端FPGA──ArriaIIGX532．2Altera低成本FPGA532．3Altera的CPLD器件592．4小結622．5問題與思考62第3章AlteraQuartusII開發流程633．1QuartusII軟件綜述633．1．1QuartusII軟件的功能633．1．2QuartusII軟件的用戶界麵653．2設計輸入683．2．1設計輸入方式703．2．2設計規劃713．2．3設計輸入文件實例713．2．4設計約束733．3綜閤793．3．1使用QuartusII軟件集成綜閤793．3．2控製綜閤793．3．3綜閤實例843．3．4第三方綜閤工具853．4布局布綫863．4．1設置布局布綫參數863．4．2布局布綫實例903．4．3增量布局布綫913．4．4反標保留分配913．5仿真923．5．1建立矢量源文件923．5．2仿真實例953．6編程與配置963．6．1建立編程文件963．6．2器件編程和配置983．7案例分析：濾波器的設計1003．7．1第1個濾波器1003．7．2第2個濾波器：插入流水1033．7．3第3個濾波器：對稱結構1053．7．4第4個濾波器：脈動濾波器（SystolicFilter）1063．7．5第5個濾波器：對稱反嚮結構脈動濾波器1073．7．6案例總結1093．8小結1093．9問題與思考109第4章Altera的IP工具1104．1IP的概念和Altera的IP1104．1．1IP的概念1104．1．2Altera可提供的IP1114．1．3AlteraIP在設計中的作用1134．2使用Altera的基本宏功能1144．2．1定製基本宏功能1154．2．2實現基本宏功能1194．2．3設計實例1224．3使用Altera的IP核1254．3．1定製IP核1254．3．2實現IP核1294．3．3設計實例1304．4小結1314．5問題與思考131第5章QuartusII的常用輔助設計工具1325．1IO分配驗證1325．1．1IO分配驗證功能簡介1335．1．2IO分配驗證流程1335．1．3用於IO分配驗證的輸入1365．1．4運行IO分配驗證1375．2功率分析1395．2．1Excel-based功率計算器1395．2．2Simulation-based功率估算1415．3RTL閱讀器1425．3．1RTL閱讀器簡介1425．3．2RTL閱讀器用戶界麵1435．3．3原理圖的分頁和模塊層次的切換1445．3．4過濾原理圖1455．3．5將原理圖中的節點定位到源設計文件1475．3．6在原理圖中查找節點或網綫1475．3．7使用RTL閱讀器分析設計中的問題1485．4SignalProbe及SignalTapII邏輯分析器1485．4．1SignalProbe1485．4．2SignalTapII1515．5時序收斂平麵布局規劃器（TimingClosureFloorplan）1575．5．1使用TimingClosureFloorplan分析設計1585．5．2使用TimingClosureFloorplan優化設計1645．6ChipEditor底層編輯器1645．6．1ChipEditor功能簡介1645．6．2使用ChipEditor的設計流程1655．6．3ChipEditor視圖1665．6．4資源特性編輯器1685．6．5ChipEditor的一般應用1725．7工程更改管理（ECO）1725．7．1ECO簡介1735．7．2ECO的應用範圍1735．7．3ECO的操作流程1745．7．4使用ChangeManager查看和管理更改1755．7．5ECO驗證1765．8小結1765．9問題與思考176第6章編程與配置1776．1配置AlteraFPGA1776．1．1配置方式1776．1．2主動串行（AS）1836．1．3被動串行（PS）1866．1．4快速被動並行（FPP）1886．1．5被動並行異步（PPA）1896．1．6JTAG配置方式1916．1．7ByteBlasterII下載電纜1926．1．8配置芯片1946．2配置文件和軟件支持1946．2．1軟件支持1946．2．2配置文件1966．3單闆設計及調試注意事項1996．3．1配置的可靠性2006．3．2單闆設計要點2006．3．3調試建議2016．4小結2036．5問題與思考203第7章第三方EDA工具2047．1第三方EDA工具綜述2047．1．1NativeLink與WYSIWYG2047．1．23種EDA工具的使用流程2057．1．3QuartusII支持的第三方工具2057．2仿真的概念與ModelSim仿真工具2077．2．1仿真簡介2077．2．2仿真的切入點2087．2．3ModelSim仿真工具的不同版本2107．2．4ModelSim的圖形用戶界麵2107．2．5ModelSim的基本仿真步驟2217．2．6使用ModelSim進行功能仿真2267．2．7使用ModelSim進行時序仿真2307．2．8ModelSim仿真工具高級應用2327．3綜閤的概念與SynplifySynplifyPro綜閤工具2427．3．1SynplifySynplifyPro的功能與特點2427．3．2SynplifyPro的用戶界麵2487．3．3SynplifyPro綜閤流程2517．3．4SynplifyPro的其他綜閤技巧2727．4小結2847．5問題與思考284
Intel FPGA/CPLD設計 基礎篇 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價