☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

編輯推薦

　　

作者十年磨鐵之作，Intel、睿晟微電子、復旦微電子多位專傢聯袂推薦。
　　首本由本土作者係統講解集成電路後端設計的專著，集後端設計之大成。
　　結閤後端設計的主流工具，理論聯係實踐，極具可操作性。

集成電路後端設計涉及的環節多、學科多，不但復雜而且細分方嚮很多，一直是國內集成電路行業發展的瓶頸。由於後端設計需要投入的資金很大，大多數高校不具備後端設計所需要的環境，這就注定瞭集成電路後端設計人纔難求，薪資也普遍位列IC行業之首。很多集成電路專業畢業的研究生在選擇工作崗位的時候，由於對後端設計沒有一個係統的認識，因此不能做齣符閤自己實際情況的選擇。閱讀本書不但能夠讓沒有接觸過後端工作的工程師和研究生對後端工作需要的技能和知識有一個係統的瞭解，還能結閤後端設計所需要的工具進行實踐，快速掌握後端設計工作的基礎技能。
　　
　　本書特點：
　　係統而且深入，既對後端設計知識的廣度有足夠的覆蓋，同時也不乏深度和細緻。
　　從完整工程設計的角度齣發，結閤主流工具，實操性強。
　　涉及的實驗技術資料可以在相關EETOP【後端設計】分論壇下載。
　　作者將定期在EETOP分論壇與本書讀者進行互動和交流，解答讀者問題。

內容簡介

《CMOS集成電路後端設計與實戰》詳細介紹整個後端設計流程，分為概述、全定製設計、半定製設計、時序分析四大部分。本書同時基於廣度和深度兩個方麵來闡述整個CMOS集成電路後端設計流程與設計技術，並通過實戰案例進行更深入地技術應用講解，使集成電路後端設計初學者同時得到理論與實戰兩方麵的雙重提高。

集成電路後端設計流程長、環節多，而且每個環節、每個工種都涉及非常多的背景知識和技能。為瞭讓讀者能夠係統地掌握後端設計必備的基礎知識，本書不僅在廣度上全麵覆蓋集成電路後端設計的三個重要設計大方嚮：全定製、半定製和靜態時序分析，而且在深度上覆蓋瞭後端三大重要設計方嚮之間相互關聯的技術點。並以此來貫穿整個後端設計流程，使讀者在廣度和技術點銜接兩方麵深入理解整個後端設計技術和流程細節。本書不拘泥於枯燥理論的灌輸，把整個集成電路後端設計過程通過結閤業內主流EDA設計工具和實踐操作的形式進行講解，最終以理論聯係實際的方法來真正地提高讀者學以緻用的工程技術設計能力。本書是任何想要學習集成電路後端設計的讀者必讀的。

作者簡介

劉
峰　EETOP社區【後端設計】設計分論壇版主，擁有10年以上集成電路後端設計工程經驗。目前主要從事集成電路後端設計的研究和開發工作，先後供職於多傢國內外知名集成電路設計公司和科研院所，參與瞭多項國傢863計劃、核高基重大科技項目和重要的産品的研發。

目錄

前言
第1章 引論 1
1.1　集成電路發展史簡介 1
1.2　國內集成電路發展現狀 2
1.3　國際集成電路發展趨勢 4
第2章 集成電路後端設計方法 5
2.1　集成電路後端設計 5
2.2　後端全定製設計方法 5
2.2.1　後端全定製設計流程介紹 6
2.2.2　主流後端全定製設計工具介紹 6
2.2.3　後端全定製設計小結 13
2.3　後端半定製設計方法 13
2.3.1　後端半定製設計流程介紹 13
2.3.2　主流後端半定製設計工具介紹 14
2.3.3　後端半定製設計小結 21
第一部分　後端全定製設計及實戰
第3章 後端全定製設計之標準單元設計技術 24
3.1　設計標準單元庫的重要性 24
3.2　標準單元設計技術 25
3.2.1　標準單元的基本介紹 25
3.2.2　標準單元的基本類型 27
3.2.3　標準單元庫提供的數據 29
3.2.4　標準單元設計參數 29
3.3　標準單元設計流程 39
3.3.1　方案設計 40
3.3.2　標準單元電路及版圖設計 43
3.3.3　標準單元庫版圖和時序信息的提取 45
3.3.4　庫模型與庫文檔生成 47
3.3.5　設計工具流程驗證 48
3.3.6　測試電路設計及工藝流片驗證 49
3.4　標準單元設計需要的數據 49
3.5　標準單元設計EDA工具 50
第4章 後端全定製設計之標準單元電路設計技術 51
4.1　CMOS工藝數字電路實現結構 51
4.1.1　靜態電路實現結構 51
4.1.2　僞NMOS電路實現結構 52
4.1.3　傳輸管與傳輸門電路 53
4.1.4　動態電路實現結構 54
4.1.5　高扇入邏輯電路的實現結構 55
4.2　CMOS數字電路優化 60
4.3　標準單元庫中幾種時序單元介紹 61
4.3.1　C2MOS觸發器 62
4.3.2　真單相觸發器 62
4.3.3　脈衝觸發器 63
4.3.4　數據流觸發器 64
第5章 後端全定製設計之標準單元電路設計實戰 65
5.1　電路設計流程 65
5.2　時序單元HLFF的電路設計 65
5.2.1　建立庫及電路設計環境 65
5.2.2　Vituoso Schematic Composer使用基礎 68
5.2.3　時序單元HLFF電路實現 69
5.2.4　時序單元HLFF電路元件的産生 70
5.2.5　時序單元HLFF電路網錶輸齣 71
5.3　時序單元HLFF的電路仿真 72
5.3.1　設置帶激勵輸入的仿真電路圖 73
5.3.2　使用Virtuoso Spectre Circuit Simulator進行電路仿真 74
第6章 後端全定製設計之標準單元版圖設計技術 80
6.1　基本CMOS工藝流程 80
6.2　基本版圖層 82
6.2.1　NMOS/PMOS晶體管的版圖實現 83
6.2.2　串聯晶體管的版圖實現 83
6.2.3　並聯晶體管的版圖實現 84
6.2.4　CMOS反相器的版圖實現 85
6.2.5　緩衝器的版圖實現 85
6.2.6　CMOS二輸入與非門和或非版圖實現 86
6.3　版圖設計規則 87
6.4　版圖設計中晶體管布局方法 93
6.4.1　基本歐拉路徑法 94
6.4.2　歐拉路徑法在動態電路中的應用 95
6.4.3　晶體管尺寸對版圖的影響 97
6.5　標準單元版圖設計的基本指導 97
6.5.1　優化設計標準單元 98
6.5.2　標準單元PIN腳的設計 100
第7章 後端全定製設計之標準單元版圖設計實戰 104
7.1　版圖設計流程 104
7.2　時序單元HLFF版圖實現 105
7.2.1　建立項目庫及版圖設計環境 105
7.2.2　Vituoso Layout Editor使用基礎 106
7.2.3　時序單元HLFF版圖實現 111
7.2.4　時序單元HLFF版圖GDS輸齣 115
7.3　版圖設計規則檢查 116
7.3.1　執行版圖設計規則檢查 116
7.3.2　基於版圖設計規則結果的調試 119
7.4　版圖與電路等價性檢查 120
7.4.1　執行版圖與電路等價性檢查 120
7.4.2　基於版圖與電路等價性檢查結果的調試 124
7.5　版圖寄生參數提取 126
第8章 後端全定製設計之標準單元特徵化技術 129
8.1　標準單元時序模型介紹 129
8.1.1　基本的時序模型歸納 129
8.1.2　時序信息建模方法 130
8.1.3　時序信息文件基本內容 131
8.2　標準單元物理格式LEF介紹 136
8.2.1　LEF文件中重要參數詳細說明 136
8.2.2　LEF文件全局設置 139
8.2.3　LEF文件中工藝庫物理信息設置 139
8.2.4　LEF文件中單元庫物理信息設置 142
8.2.5　LEF對應的圖形視圖 144
第9章 後端全定製設計之標準單元特徵化實戰 145
9.1　時序信息提取實現 145
9.1.1　時序信息特徵化的實現流程 145
9.1.2　時序信息特徵化的數據準備 146
9.1.3　標準單元HLFF的時序信息特徵化 149
9.1.4　SiliconSmart工具流程介紹 155
9.2　物理信息抽象化實現 155
9.2.1　物理信息抽象化實現流程 156
9.2.2　建立物理信息抽象化工作環境 156
9.2.3　標準單元HLFF的物理信息抽象化 161
9.2.4　版圖抽象化後LEF數據輸齣 174
第二部分　後端半定製設計及實戰
第10章　後端半定製設計之物理實現技術 178
10.1　半定製物理實現工程師應該具備的能力 178
10.2　半定製物理實現流程 179
10.3　半定製物理實現使用的EDA工具 181
10.4　半定製物理實現需要的數據 182
10.5　布局規劃 182
10.6　電源規劃 188
10.6.1　電壓降與電遷移 188
10.6.2　電源規劃前的功耗預估方法 193
10.6.3　電源條帶的基本設置方法 194
10.6.4　電源環的基本設置方法 197
10.6.5　電源網絡分析的基本方法 197
10.7　時鍾樹的實現 199
10.7.1　常見時鍾網絡的實現方法 199
10.7.2　時鍾樹的綜閤策略 201
10.7.3　時鍾樹的基本性能參數 202
10.7.4　時鍾樹的綜閤流程 205
10.7.5　門控時鍾 209
10.7.6　時鍾樹優化基本指導 210
10.8　布綫 214
10.8.1　天綫效應 214
10.8.2　串擾噪聲 220
10.8.3　數模混閤信號綫走綫的基本方法 224
10.9　ECO 226
第11章　後端半定製設計之Open-SparcT1-FPU布局布綫實戰 229
11.1　布局布綫的基本流程 229
11.2　布局布綫工作界麵介紹 230
11.3　建立布局布綫工作環境 231
11.4　布局布綫實現 236
11.4.1　芯片布局 236
11.4.2　電源網絡實現 238
11.4.3　自動放置標準單元 244
11.4.4　時鍾樹綜閤 247
11.4.5　布綫 252
11.4.6　芯片版圖完整性實現 256
11.4.7　布局布綫數據輸齣 259
第12章　後端半定製設計之Open-SparcT1-FPU電壓降分析實戰 262
12.1　電壓降分析的基本流程 262
12.2　建立電壓降分析的工作環境 262
12.3　電壓降分析實現 266
12.3.1　設置電源網格庫 266
12.3.2　功耗計算 269
12.3.3　電壓降分析 271
第三部分　靜態時序分析及實戰
第13章　靜態時序分析技術 278
13.1　靜態時序分析介紹 278
13.1.1　靜態時序分析背景 278
13.1.2　靜態時序分析優缺點 279
13.2　靜態時序分析基本知識 280
13.2.1　CMOS邏輯門單元時序參數 280
13.2.2　時序模型 281
13.2.3　互連綫模型 282
13.2.4　時序單元相關約束 283
13.2.5　時序路徑 284
13.2.6　時鍾特性 287
13.2.7　時序弧 289
13.2.8　PVT環境 292
13.3　串擾噪聲 293
13.3.1　串擾噪聲惡化原因 293
13.3.2　串擾噪聲的體現形式 294
13.3.3　串擾噪聲相互作用形式 295
13.3.4　時間窗口 296
13.4　時序約束 298
13.4.1　時鍾約束 298
13.4.2　I/O延時約束 308
13.4.3　I/O環境建模約束 309
13.4.4　時序例外 311
13.4.5　恒定狀態約束 315
13.4.6　屏蔽時序弧 316
13.4.7　時序設計規則約束 317
13.5　靜態時序分析基本方法 318
13.5.1　時序圖 318
13.5.2　時序分析策略 320
13.5.3　時序路徑延時的計算方法 321
13.5.4　時序路徑的分析方法 323
13.5.5　時序路徑分析模式 327
第14章　靜態時序分析實戰 339
14.1　靜態時序分析基本流程 339
14.2　建立靜態時序分析工作環境 339
14.3　靜態時序分析實現 343
14.3.1　建立時間分析 344
14.3.2　保持時間分析 360
14.3.3　時序設計規則分析 369
14.3.4　時序違反修復 371
參考文獻 374

前言/序言

　　在當今信息化的社會中,集成電路已成為各行各業實現信息化、智能化的基礎。無論是在軍事還是民用上,它已起著不可替代的作用。集成電路産業是全球範圍內的核心高科技産業之一，具有戰略性和市場性雙重特性。在國防和國傢安全領域，集成電路起著維護國傢利益，捍衛國傢主權的關鍵作用；在經濟建設和增強綜閤國力的過程中，集成電路又是核心競爭力的具體錶現。自20世紀中期以來，集成電路産業遵循摩爾定律飛速發展。集成電路産業的興起奠定瞭現代信息技術的基石，現代信息技術正迅速地改變世界人們的生活方式，沒有半導體技術突飛猛進的發展就沒有信息技術日新月異的變化。
　　集成電路後端設計技術是集成電路設計中的關鍵技術，宇航級、軍用級和高性能級芯片都需要先進的後端設計技術來支撐。目前我國集成電路後端設計能力遠落後於國外發達國傢，而且高端的後端設計技術基本被少數幾個發達國傢的集成電路設計公司所壟斷，因此發展和提高我國集成電路後端設計能力具有打破國外技術壟斷和封鎖的重要意義。
　　本書主要內容全書共有14章，第1～2章概述集成電路發展狀況及後端設計方法，第3～14章講解集成電路後端設計技術。
　　第1章簡要介紹集成電路發展狀況和重要性，使讀者對集成電路行業有一個初步的瞭解。
　　第2章簡要介紹集成電路後端設計方法和業界主流的後端設計工具，使讀者對後端設計有廣度上的認識。
　　第一部分　後端全定製設計及實戰第3章講解後端全定製設計之標準單元設計技術的理論知識。標準單元庫是集成電路設計的基礎，它的質量和性能對集成電路設計至關重要。具備自行設計標準單元庫的後端設計能力能夠大大提升集成電路的設計性能並對特殊需求的設計進行靈活優化。
　　第4章講解後端全定製設計之標準單元電路設計技術。在CMOS工藝下，一個給定的邏輯功能可以通過多種電路結構來實現。該章將介紹幾種比較常見的數字電路實現結構，使讀者學習標準單元電路設計的設計方法。
　　第5章講解後端全定製設計之標準單元電路設計實戰。該章將講解基於AMD公司的全定製時序單元HLFF的電路設計過程，使讀者學習標準單元電路在實際工程應用中的基本設計技術。
　　第6章講解後端全定製設計之標準單元版圖設計技術。在完成單元電路的設計之後，就進入版圖設計階段。不管對於數字集成電路設計還是模擬混閤集成電路設計，版圖設計都是必不可少的重要設計環節。
　　第7章講解後端全定製設計之標準單元版圖設計實戰。該章將介紹基於AMD公司的全定製時序單元HLFF的版圖設計過程，該HLFF單元的版圖設計環境基於TSMC130的製造工藝要求，使讀者學習標準單元版圖在實際工程應用中的基本設計技術。
　　第8章講解後端全定製設計之標準單元特徵化技術。對一個復雜芯片中的每一個模塊，不論是簡單的標準單元（如NAND、NOR等），還是復雜的定製設計模塊（如RAM或處理器核等）都需要一個時序模型。
　　第9章講解後端全定製設計之標準單元特徵化實戰。在設計完成標準單元的原理圖和版圖後，時序分析工具需要讀取該單元的時序信息，比如綜閤工具需要知道單元的邏輯功能、單元實際的輸入負載電容、在不同輸入斜率和輸齣負載情況下單元的延時和功耗、單元的麵積等，單元時序信息特徵化就是用模擬仿真器來提取標準單元以上信息的過程。通過時序信息特徵化提供單元的時序數據給多種時序分析工具使用。
　　第二部分　後端半定製設計及實戰第10章講解後端半定製設計之物理實現技術。當ASIC設計完成前端邏輯綜閤並生成瞭門級網錶後，接下來的任務就是門級網錶的物理實現，即把門級網錶轉換成版圖（Layout），這個過程通常稱為半定製後端設計。在半定製設計流程中，數字後端是指自動布局布綫（Auto Place and Route，APR）物理實現。
　　第11章講解後端半定製設計之OpenSparcT1-FPU布局布綫實戰。該章基於OpenSparcT1裏浮點處理器單元（Floating-point Processor Unit，FPU）的物理實現來講解布局布綫設計過程，使讀者學習半定製設計中布局布綫在實際工程應用中的基本設計技術。
　　第12章講解後端半定製設計之OpenSparcT1-FPU電壓降分析實戰。該章基於OpenSparcT1裏浮點計算單元部件（Floating-point processor unit，FPU）的物理實現結果講解電壓降分析過程，使讀者學習半定製設計中電壓降分析在實際工程中的應用。
　　第三部分　靜態時序分析及實戰第13章講解靜態時序分析技術。隨著芯片尺寸的減小和集成度密集化的增強、電路設計復雜度的增加、電路性能要求的提高，它們都對芯片內的時序分析提齣瞭更高的要求。靜態時序分析是大規模集成電路設計中非常重要的一個環節，它能驗證設計在時序上的正確性，並決定設計是否能夠在要求的工作頻率下運行。
　　第14章講解靜態時序分析實戰。該章基於OpenSparcT1裏浮點計算單元部件（Floating-point processor unit，FPU）的物理實現來講解靜態時序分析過程，使讀者學習靜態時序分析在實際工程中的應用。
　　最後，非常感謝我的導師張民選教授和項目指導老師李少青研究員傳授我集成電路設計知識，同時感謝icdream論壇模擬部件設計闆塊版主吳占托先生為本書實戰素材的運行環境提供的大力支持。在本書的編寫過程中，得到瞭機械工業齣版社華章分社的大力支持，在此，對他們錶示誠摯的感謝。
　　集成電路設計領域的研究發展迅速，對許多問題作者並未作深入研究，一些有價值的新內容也來不及收入本書，加上作者知識水平和實踐經驗有限，書中難免存在不足之處，敬請讀者批評指正。





CMOS集成電路後端設計與實戰 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

一般般，內容不夠全麵

評分☆☆☆☆☆

我說的話大於20字瞭對吧？？？？？？？？？多寫點標點符號！！！！！！！！

評分☆☆☆☆☆

好用。

評分☆☆☆☆☆

發貨快

評分☆☆☆☆☆

不錯的一本書，值得推薦

評分☆☆☆☆☆

好書，老書，看懂要花些時間

評分☆☆☆☆☆

作為書籍來說，短短幾天，評價好壞都不可能真實，這麼短的時間不會知道它是好還是差，也許三四五六個月以後評價比較閤適。

評分☆☆☆☆☆

後端書

評分☆☆☆☆☆

，

類似圖書 點擊查看全場最低價