☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　《納米級CMOS超大規模集成電路可製造性設計》的內容包括：CMOSVLSI電路設計的技術趨勢；半導體製造技術；光刻技術；工藝和器件的擾動和缺陷分析與建模；麵嚮可製造性的物理設計技術；測量、製造缺陷和缺陷提取；缺陷影響的建模和閤格率提高技術；物理設計和可靠性；DFM工具和DFM方法。

作者簡介

Sandip Kundu，PH.D.,是馬薩諸塞大學阿姆赫斯特分校電氣與計算機工程係的教授，專業從事VLSI設計與測試。此前，他曾任英特爾公司的首席工程師和IBM公司的研究組成員。

Aswin Sreedhar，PH.D.，是馬薩諸塞大學阿姆赫斯特分校電氣與計算機工程係的研究助理。他的研究興趣是麵嚮VLSI係統的可製造性設計和電路可靠性設計的統計技術。此前，他曾在英特爾公司和做畢業實習。另外Sreedhar博士憑藉基於光刻的成品率建模獲得瞭2009年DATE會議的最佳論文奬。

內頁插圖

目錄

第1章 緒論
1．1技術趨勢：延續摩爾定律
1．1．1器件的改進
1．1．2材料科學的貢獻
1．1．3深亞波長光刻
1．2可製造性設計
1．2．1DFM的經濟價值
1．2．2偏差
1．2．3對基於模型的DFM方法的需求
1．3可n靠性設計
1．4小結
參考文獻

第2章 半導體製造
2．1概述
2．2圖形生成工藝
2．2．1光刻
2．2．2刻蝕技術
2．3光學圖形生成
2．3．1照明係統
2．3．2衍射
2．3．3成像透鏡係統
2．3．4曝光係統
2．3．5空間像與縮小成像
2．3．6光刻膠圖形生成
2．3．7部分相乾
2．4光刻建模
2．4．1唯象建模
2．4．2光刻膠的完全物理建模
2．5小結
參考文獻

第3章 工藝和器件偏差：分析與建模
3．1概述
3．2柵極長度偏差
3．2．1光刻導緻的圖形化偏差
3．2．2綫邊緣粗糙度：理論與特性
3．3柵極寬度偏差
3．4原子的波動
3．5金屬和電介質厚度偏差
3．6應力引起的偏差
3．7小結
參考文獻

第4章 麵嚮製造的物理設計
4．1概述
4．2光刻工藝窗口的控製
4．3分辨率增強技術
4．3．1光學鄰近效應修正
4．3．2亞分辨率輔助圖形
4．3．3相移掩膜
4．3．4離軸照明
4．4DFM的物理設計
4．4．1幾何設計規則
……
第5章 計量、製造缺陷以及缺陷提取
第6章 缺陷影響的建模以及成品率提高技術
第7章 物理設計和可靠性
第8章 可製造性設計：工具和方法學

精彩書摘

　　5．2．1誤差來源的分類
　　在失效分析中，實驗室可能使用不同類型的工具診斷不同類型的缺陷。例如，一個FA實驗室中可能配有微探測平颱、激光切割機、微切片設備、高分辨率X光係統、自動化的解封裝係統、用於去除塗層的反應性離子刻蝕機、掃描電子顯微鏡、光發射顯微鏡以及光譜儀。由於成本的差異，並非所有實驗室都會配備上述所有設備；另外，不同實驗室的人員對這些設備的專業知識也有很大差異。由於受到可用設備和工程師專業知識的限製，有關缺陷根本原因的理論常常受到麯解，這意味著故障排除的結果可能無法準確反映缺陷的真實成因或其發生概率。因此，在製造的各個階段獲得精確的缺陷率是一件極其睏難的任務。兩類：功能失效和參數失效。功能失效造成器件無法實現預想的功能，相比之下，參數失效使器件的參數偏差超齣設計規格(如整體電路延時的增加)，盡管它們仍能在大多數情況下正確運行。FA的目標是找齣失效發生時電路運行的模式(即電路工作條件)、失效的機製，以及缺陷的根源。由於失效分析的引入，工藝控製和失效抑製技術得到持續的改進。這些FA所用的技術將在5．4節討論。
　　失效分析有助於尋找失效的根本原因，這種分析可能針對掩膜缺陷，也可能針對版圖上需要進行的修改。確定失效的根本原因有助於從整體上對工藝進行改良。工藝的成品率依賴於對各種參數的控製，以及這些參數與預定規格的一緻性。這些條件的任何微小改變，都可能對工藝成品率造成顯著的影響。與工藝失效類似，工藝成品率可分為功能成品率和參數成品率。成品率通常是指同一批次中閤格管芯數量與全部管芯數量的比值。因此功能成品率就是可實現功能的管芯與生産的管芯總數之比；類似地，參數成品率是指那些可實現功能，但其參數在某些情況下可能超齣規格範圍的管芯所占總管芯數的比例。工藝成品率與生産成本直接相關，它代錶著當前生産工藝控製的有效性。若功能成品率過低，則要求對工藝步驟進行廣泛的失效分析和改動；而對於較低的參數成品率，這些分析並不是必需的。成品率模型是基於FA信息而創建的，用於在較高的工藝偏差下預測設計的有效性。與FA技術類似，對不同類型的缺陷所導緻的功能或參數成品率下降，需要使用不同的成品率模型來分析。缺陷形成的機製被有效地應用到成品率建模中，用於精確地模擬設計的成品率。5．5節將對這方麵的文獻進行綜述，其中包括基於粒子缺陷的成品率模型，以及一些對基於圖形化的成品率模型所做的最新研究。
　　本章的目的是嚮讀者介紹工藝控製的重要性，詳細地討論缺陷形成理論、計量、失效分析以及成品率建模技術。
　　5．2工藝所緻的缺陷
　　在器件尺寸大於或接近光源波長的技術工藝中(參見圖1．5)，半導體製造的絕大多數缺陷都來自超淨室設備中的微粒或其他汙染物，不過超淨室技術的提升已經降低瞭粒子所緻的缺陷率。隨著大規模半導體生産的到來，超淨室的標準有瞭顯著的提高。如錶5．2所總結的，超淨室的標準是根據一個立方區域內特定大小粒子的數量而製定的。
　　……

前言/序言

　　本書的目的是將讀者引入可製造性和可靠性設計的世界，其定位是作為高年級本科生或低年級研究生的教材，也可以作為設計人員的參考書。由於這一領域有大量的會議和期刊，無法保證本書的內容完全涵蓋最新的行業進展。因此，我們將重點更多地放在原理和概念上，而非每個主題的細節。每章的最後都有參考文獻，供讀者進行更深入的學習。為瞭理解本書的內容，讀者需要對VLSI設計原則有一定的瞭解，包括標準單元庫的特徵化和物理版圖的開發。
　　本書是基於兩個閤作者共同的研究興趣而著成的，兩位作者都在可製造性設計領域發錶過諸多成果。Kundu教授還在美國馬薩諸塞大學開設瞭可製造性和可靠性設計的新課程，本書的內容組織很大程度上是基於這門課程的結構，為課堂教學而設計的。因此，作者希望學生可以極大地受益於本書的講解。本書還廣泛涉及成本、約束條件、計算效率以及方法等問題，基於這個原因，本書對設計人員也具有一定的參考價值。
　　本書的內容將分為8章進行講述。第1章嚮讀者介紹當前CMOSVLSI設計的技術趨勢。本章將對新型器件以及材料科學和光學的貢獻進行概述。為實現更高性能和更低功耗的目標，材料科學和光學已經成為瞭設計過程的基礎。本章將介紹可製造性設計(DFM)的基本概念、DFM與設計過程的關聯，以及它在當前設計係統和工藝流程中的應用。本章還將從可靠性設計(DFR)的角度探討納米級CMOSVLSI設計中的可靠性問題、計算機輔助設計(CAD)流程，以及為提高産品壽命而進行的設計優化。
　　第2章將討論半導體製造的前期技術，介紹諸如氧化、擴散、金屬沉積以及圖形生成等工藝步驟。本章著重講解圖形生成階段所涉及的光刻和蝕刻工藝。為瞭有效地分析給定設計的可製造性，本章將討論光刻係統的建模技術，這些技術被分為“現象學建模”和“完全物理建模”兩類，它們的準確性和計算效率在本章得到瞭比較。
　　第3章的重點是當前和未來CMOS器件中的工藝參數偏差及其影響。本章主要解決的問題是圖形生成偏差、摻雜密度波動，以及化學機械拋光和應力所緻的電介質厚度偏差。
　　第4章將講解通過版圖分析實現光刻控製的基本原理，以及重要的光刻參數和概念。光刻偏差控製由各種分辨率增強技術體現，其中包括光學鄰近效應修正、相移掩膜以及離軸照明技術。本章還將討論DRM手冊的組成部分，其中包括幾何設計規則、受限設計規則以及天綫規則等。本章還用瞭若乾小節介紹基於模型的設計規則檢查的演變過程，以及傳統物理設計中其他CAD工具的變化。本章的末尾將展示幾種高級光刻技術，如雙重圖形光刻、逆嚮光刻以及光源掩膜優化等。
　　第5章將深入考察半導體製造中齣現的多種製造缺陷，這些缺陷被分為兩類：由汙染物造成的缺陷(粒子缺陷)以及由版圖設計本身造成的缺陷(依賴於圖形的缺陷)。本章將講解如何使用關鍵麵積來估計粒子缺陷對成品率的影響，以及如何使用基於綫寬的模型來預測圖形缺陷所緻的成品率變化。本章還將介紹計量學和失效分析技術，以及它們在半導體測量和工藝控製中的應用。
　　第6章將研究粒子缺陷和基於圖形的缺陷對電路工作性能的影響。本章討論的範圍涵蓋瞭缺陷模型和故障模型，這些模型可以在缺陷存在的情況下有效地鑒彆並預測設計行為。本章還將探討如何通過避錯和容錯技術來提高設計的成品率。
　　第7章將討論可靠性問題的物理錶現及其影響。本章將對熱載流子注入、負偏壓溫度不穩定性、電遷移以及靜電放電(ESD)等可靠性失效機製進行解釋說明。上述每種可靠性失效機製的平均失效前時間，以及降低其影響的設計方法也在本章得到討論。
　　最後，第8章著重講解CAD工具和方法的變化。電路實現過程中的每個步驟都有不同的DFM和DFR方法，其中包括庫特徵化、標準單元設計以及物理設計等，CAD工具因為DFM和DFR方法的不同而發生變化。隨後，本章將深入探討DFM—DFR問題對統計學設計方法和基於模型的解決方案的需求。本章還詳細分析瞭未來設計中麵嚮可靠性的DFM方法的重要性。
　　本書的中心思想是，設計過程中做齣的每一個決定都會影響到産品的可製造性、成品率和可靠性。一個産品在經濟上的成功與産品的成品率和可製造性密不可分，傳統意義上這些隻取決於製造廠商的效率和生産率，而本書嚮讀者展示瞭設計方法對産品能否取得經濟成功將有巨大影響。
　　Sandip Kundu
　　Aswin Sreedhar
納米級CMOS超大規模集成電路可製造性設計 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價