☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　《電工電子EDA實踐教程（第2版）》一書由從事多年實踐教學的教師編寫，側重於對學生實踐操作能力及綜閤設計能力的培養。
　　本書主要內容包括電工、電子電路的計算機仿真，可編程邏輯器件及其編程軟件的仿真實踐。具體內容有OrCAD PSpice 15��7軟件與電路仿真、Multisim 10軟件仿真應用、可編程邏輯器件及其編程軟件QuartusⅡ10.1介紹、基於OrCAD PSpice的電路與電工學仿真實驗、電子技術的Multisim仿真實驗、基於QuartusⅡ軟件的可編程邏輯器件開發與設計實驗。
　　本書可作為高等院校電類和非電類本科生“電路”、“電子學”和“電工學”課程的實驗教材，也可供相關專業的工程技術及科研人員參考使用。

目錄

第2版前言
第1版前言
第1章 OrCAD PSpice 15.7與電路仿真
1.1OrCAD PSpice 15.
1.2繪製電路原理圖
1.3直流電路仿真分析
1.4交流電路仿真分析
1.5動態電路的時域分析
1.6數字電路的仿真分析
第2章 Multisim仿真應用
2.1Multisim 10的界麵
2.1.1基本元素
2.1.2基本界麵的設置
2.2Multisim 10的主菜單
2.3Multisim 10的元件庫
2.4創建電路的基本操作
2.4.1元器件的選取操作
2.4.2綫路的連接
2.4.3仿真電路
2.5Multisim 10虛擬儀器的使用
2.5.1數字萬用錶
2.5.2信號發生器
2.5.3功率計
2.5.4雙通道示波器
2.5.5四通道示波器
2.5.6伯德圖儀
2.5.7頻率計
2.5.8字信號發生器
2.5.9邏輯分析儀
2.5.10邏輯轉換儀
2.6Multisim 10的分析方法
2.6.1直流工作點分析
2.6.2交流分析
2.6.3瞬態分析
2.6.4直流掃描分析
第3章 可編程邏輯器件及其編程軟件
3.1可編程邏輯器件簡介
3.1.1可編程邏輯器件的發展曆程
3.1.2可編程邏輯器件的分類
3.1.3FPGA和CPLD
3.1.4硬件描述語言
3.1.5可編程邏輯器件的發展趨勢
3.2Quartus Ⅱ開發軟件
3.2.1Quartus Ⅱ的特點與主要開發流程
3.2.2Quartus Ⅱ設計文件的輸入與編譯
3.2.3Quartus Ⅱ設計項目的仿真
3.2.4Quartus Ⅱ設計項目的引腳分配與程序下載
第4章 電路仿真實驗
4.1綫性直流電路分析
4.2正弦電流電路分析
4.3非正弦周期電流電路分析
4.4頻率特性及諧振現象
4.5動態電路的時域分析
4.6非綫性電路分析
4.7均勻傳輸綫分析
第5章 電工學仿真實驗
5.1直流電路的仿真分析
5.2交流電路的仿真分析
5.3模擬電子電路的仿真分析
5.4數字電子電路的仿真分析
5.5電工與電子綜閤分析
第6章 電子技術的Multisim仿真實驗
6.1多級放大電路的仿真
6.2差分放大電路與互補輸齣級電路的仿真
6.3運算放大器的應用仿真
6.4組閤數字電路仿真
6.5多位計數器仿真
第7章 基於可編程邏輯器件的數字
電子技術實驗
7.1基於原理圖輸入方式的組閤數字電路
7.2基於Verilog HDL語言輸入方式的組閤數字電路
7.3基於Verilog HDL語言輸入方式的時序數字電路
7.4數字電路設計綜閤
附錄
附錄AB-ICE-EDA/SOPC IEELS實驗平颱
A.1基本結構
A.2常用硬件資源簡介
A.3FPGA核心闆
A.4擴展控製闆
附錄BGX-SOPC-EP2C35-FBGA484核心
闆與B-ICE-EDA/SOPC IEELS實驗
平颱的資源匹配錶
參考文獻

精彩書摘

　　目前，最主要的硬件描述語言是VHDL和Verilog HDL。兩種語言的差彆並不大，描述能力也類似，掌握其中一種語言以後，可以通過短期的學習，很快學會另一種語言。選擇何種語言主要還是看周圍人群的使用習慣，這樣可以方便日後的學習交流。如果是ASIC設計人員，則應掌握Verilog HDL語言，因為在lC設計領域，90%以上的公司都采用VerilogHDL語言進行設計。對於CPLD和FPGA設計者而言，兩種語言可以自由選擇。3.1.5 可編程邏輯器件的發展趨勢 先進的ASIC生産工藝已經被用於FPGA的生産，越來越豐富的處理器內核被嵌入到高端的FPGA芯片中，基於FPGA的開發成為一項係統級設計工程。隨著半導體製造工藝的不斷提高，FPGA的集成度將不斷提高，製造成本將不斷降低，其作為替代ASIC來實現電子係統的前景將日趨光明。功能上從最初的單純FPGA到內嵌CPU、DLL等的SOPC；工藝上從最初的0.5μm 1P3M發展到65nm 1P12M，並逐步實現嚮45nm發展。目前，可編程邏輯器件主要有以下幾個發展方嚮。1.大容量、低電壓、低功耗FPGA 大容量FPGA是市場發展的焦點。采用深亞微米（DSM）的半導體工藝後，器件在性能提高的同時，價格也在逐步降低。由於便攜式應用産品的發展，比如移動通信設備、個人數字助理等，對FPGA的低電壓、低功耗的要求日益迫切。2.係統級高密度FPGA FPGA的應用已經不是過去僅僅適用於係統接口部件的現場集成，而是將它靈活地應用於係統級（包括其核心功能芯片）設計之中。在這樣的背景下，國際主要FPGA廠傢在係統級高密度FPGA的技術發展上，主要強調兩個方麵：FPGA的lP（知識産權）硬核和IP軟核。當前具有IP內核的係統級FPGA的開發主要體現在兩個方麵：一方麵是FPGA廠商將IP硬核（指的是完成版圖設計的功能單元模塊）嵌入到FPGA器件中；另一方麵是大力擴充優化的IP軟核（指利用HDL語言設計並經過綜閤驗證的功能單元模塊），這些核心庫都是預定義的、經過測試和驗證的、優化的、可保證正確的功能，設計人員可以利用這些現成的IP庫資源，高效準確地完成復雜片上的係統設計。3.FPGA和ASIC齣現相互融閤 雖然標準邏輯ASIC芯片尺寸小、功能強、功耗低，但其設計復雜，並且有批量要求。FPGA價格較低廉，能在現場進行編程，但它們體積大、能力有限，而且功耗比ASIC大。正因如此，FPGA和ASIC正在互相融閤，取長補短。隨著一些ASIC製造商提供具有可編程邏輯的標準單元，FPGA製造商重新對標準邏輯單元發生興趣，多平颱FPGA的發展使FPGA和ASIC齣現相互融閤，最終將終結ASIC時代。4.動態可重構FPGA 動態可重構FPGA是指在一定條件下芯片不僅具有在係統重新配置電路功能的特性，而且還具有在係統動態重構電路邏輯的能力。動態可重構FPGA在器件編程結構上具有專門的特徵，其內部邏輯塊和內部連綫的改變，可以通過讀取不同的SRAM中的數據來直接實現這樣的邏輯重構，時間往往在納秒級，有助於FPGA係統邏輯功能的動態重構。5.嚮高速可預測延時方嚮發展 由於在一些高速處理的係統中，數據處理量的激增要求數字係統有大的數據吞吐速率；另外，為瞭保證高速係統的穩定性，延時也是十分重要的。用戶在進行重構的同時，擔心的是延時特性會不會因重新布綫的改變而改變，如果改變，將會導緻係統性能的不穩定性，這對龐大而高速的係統而言將是不可想象的，帶來的損失也是巨大的。因此，為瞭適應未來復雜高速電子係統的要求，PLD的高速可預測延時也是一個發展趨勢。6.嚮數模混閤可編程方嚮發展 迄今為止，PLD的開發與應用的大部分工作都集中在數字邏輯電路上，在未來幾年裏，這一局麵將會有所改變，模擬電路和數／模混閤電路的可編程技術將得到發展。目前的技術ISPPAC可實現3種功能：信號調整、信號處理和信號轉換。EPAC芯片集中瞭各種模擬功能電路，如可編程增益放大器、可編程比較器、多路復用器、可編程A/D轉換器、濾波器和跟蹤保持放大器等。

前言/序言

電工電子EDA實踐教程（第2版） 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價